[發明專利]閾值電壓檢測裝置

有效

• 申請號: 201110235992.2
• 申請日: 2011-08-16
• 公開（公告）號: CN102647179A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 陳柏廷;王光丞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本發明涉及一種裝置，更具體地，本發明涉及一種包括電壓電平向上移位器和電壓電平向下移位器的閾值電壓檢測裝置。

背景技術

中央處理單元(CPU)使用的功率量被定義成穿過CPU的電壓和流過CPU的電流的乘積。流過CPU的電流與CPU的速度成正比。隨著半導體技術的進步，CPU器件實現了以非常高的速度運行。這種高速度導致了額外的功率消耗。為了降低功率消耗和熱量損耗而同時保持相同的CPU性能，必須降低CPU電壓從而降低CPU消耗的功率總量。

在電腦發展的早期階段，CPU以5伏特(V)電源運行。隨著新CPU設計和生產技術的使用，新產生的CPU器件可以以低至大約0.9V的電壓穩定運行。這種低電源電壓使得CPU器件在1.8V?CMOS工藝中被制造。換句話說，一些外圍器件例如輸入/輸出(I/O)器件仍然以較高的電源(例如3.3V)運行。當I/O器件發送邏輯信號給CPU，兩個器件的電源電壓之間的失配可以導致可靠度問題。更具體地說，具有高電壓(例如3.3V)的邏輯信號可以超過CPU被指定的最大電壓(例如1.8V)。

使用傳統的電壓電平轉換器件從而當CPU發送邏輯信號給I/O器件時將電壓電平轉換高，而當I/O器件發送邏輯信號給CPU時將電壓電平轉換低。已經使用了各種電壓電平轉換器件從而將輸入電壓信號轉化成輸出電壓信號，該輸出電壓信號在適合以不同電源電壓運行的器件的范圍內。例如，電阻分壓器和運算放大器可以形成高-到-低電壓電平開關。首先，電阻分壓器將輸入的高電壓信號按比例縮小到適合運算放大器的范圍，該運行放大器具有低電源電壓。運算放大器產生信號，該信號具有適合以下電路的低電壓。

發明內容

針對現有技術的缺陷，本發明提供了一種裝置，包括：電壓電平向上移位器，所述電壓電平向上移位器設置成將包括第一電壓電平和第二電壓電平的信號轉化成第一輸出端上的包括所述第一電壓電平和第三電壓電平的第一輸出信號；以及電壓電平向下移位器，所述電壓電平向下移位器設置成將所述信號轉化成第二輸出端上的包括所述第二電壓電平和所述第三電壓電平的第二輸出信號。

根據本發明所述的裝置，其中所述電壓電平向上移位器包括：第一P-型金屬-氧化物-半導體(PMOS)晶體管，所述第一P-型金屬-氧化物-半導體(PMOS)晶體管具有與電源連接的第一柵極，與所述信號連接的第一源極，與所述第一輸出端連接的第一漏極；以及第二PMOS晶體管，所述第二PMOS晶體管具有與所述信號連接的第二柵極，與所述電源連接的第二源極，與所述第一輸出端連接的第二漏極。

根據本發明所述的裝置，其中所述電源具有大約1.8V的電勢。

根據本發明所述的裝置，其中所述電壓電平向下移位器包括：第一N-型金屬-氧化物-半導體(NMOS)晶體管，所述第一N-型金屬-氧化物-半導體(NMOS)晶體管具有與電源連接的第一柵極，與所述信號連接的第一源極，與所述第二輸出端連接的第一漏極；以及第二NMOS晶體管，所述第二NMOS晶體管具有與所述信號連接的第二柵極，與所述電源連接的第二源極，與所述第二輸出端連接的第二漏極。

根據本發明所述的裝置，其中所述第一電壓電平為大約3.3V。

根據本發明所述的裝置，其中所述第二電壓電平為大約0V。

根據本發明所述的裝置，其中所述第三電壓電平為大約1.8V。

根據本發明所述的一種系統包括：第一電路，所述第一電路設置成產生從第一電壓電平變化到第二電壓電平的信號；第二電路，所述第二電路在低電壓半導體工藝中制造；以及連接在所述第一電路和所述第二電路之間的閾值電壓檢測裝置包括：電壓電平向上移位器，所述電壓電平向上移位器設置成將所述信號轉化成第一輸出端上的包括所述第二電壓電平和第三電壓電平的第一輸出信號；以及電壓電平向下移位器，所述電壓電平向下移位器設置成將所述信號轉化成第二輸出端上的包括所述第一電壓電平和所述第三電壓電平的第二輸出信號。