[發明專利]灰化后側壁修復

無效

• 申請號: 201110235855.9
• 申請日: 2011-08-11
• 公開（公告）號: CN102931130A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 崔振江;王安川;梅休爾·內克;妮琴·英吉;李勇;尚卡·文卡塔拉曼
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國;鐘強

技術領域

本申請涉及一種制造半導體電子器件的方法。

背景技術

集成電路制造方法已經達到了一般在單個芯片上形成數億個晶體管的程度。每種新一代的制造技術和設備正在實現更小更快速的晶體管的商業性規模化生產，但是也增加了制造更小更快速的電路元件的難度。電路元件尺寸的縮小(現在完全在50nm閾值以下)已經致使芯片設計者尋找新的低電阻導電材料和新的低介電常數(即，低K)絕緣材料來提高(或簡單來說，保持)集成電路的電性能。

隨著每一區域晶體管數量的增加，寄生電容成為晶體管開關速率的顯著障礙。電容存在于集成電路內所有相鄰的電絕緣的導體之間，且不管導電部分是位于制造工藝流程的“前端”還是“后端”，電容都可限制開關速率。

因而，需要新的技術和材料在相鄰導體之間形成低K材料。用于在導體之間提供低K分離的一類材料是氧化的有機硅烷膜，諸如市場上可從美國加利福尼亞州的Santa?Clara市的應用材料公司(Applied?Materials，Inc.)獲得的Black?Diamond^TM膜。這些膜具有比常規間隔材料(如硅氧化物和氮化物)低的介電常數(例如，大約3.5或更低)。遺憾的是，一些新的工藝涉及將低K膜暴露于可能提高有效介電常數的環境，限制了器件性能。

因而，需要在低K膜暴露于這些環境之后保持較低的有效介電常數的新工藝。

發明內容

本發明描述了用于降低存在于集成電路的兩個導電組件之間的有效介電常數的方法。所述方法涉及使用氣相蝕刻，所述氣相蝕刻對于低K電介質層的富氧部分是選擇性的。當所述蝕刻工藝穿過相對高K富氧部分到達低K部分時，蝕刻速率減弱。因為所述氣相蝕刻工藝不容易移除所需的低K部分，所以很容易時間控制所述蝕刻工藝。

本發明的實施方式包括降低低K電介質材料的有效介電常數的方法，所述低K電介質材料在圖案化基底上的兩個溝槽之間，所述圖案化基底在基底處理區域中。所述低K電介質材料構成所述兩個溝槽的壁。所述方法包括將所述圖案化基底轉移到所述基底處理區域中。所述方法進一步包括對所述圖案化基底進行氣相蝕刻，以通過從所述低K電介質材料移除外部電介質層來降低所述低K電介質材料的平均介電常數。

在下面的描述中將部分闡述本發明其他的實施方式和特征，且根據本說明書，部分對于本領域技術人員來說將變得顯而易見，或者可從所公開的實施方式的實踐領會到。通過本說明書中描述的手段、組合和方法可實現和獲得所公開實施方式的目的和優點。

附圖說明

通過參照說明書的其余部分和附圖可實現所公開實施方式的特性和優點的進一步理解。

圖1A-1B是根據所述公開實施方式的在處理期間間隙的橫截面圖。

圖2是根據所述公開實施方式的填充間隙的光刻膠移除工藝的流程圖。

圖3是根據所述公開實施方式的處理室的橫截面圖。

圖4是根據所述公開實施方式的處理系統。

在附圖中，相同的組件和/或特征具有相同的參考標記。此外，相同類型的各種組件可通過在參考標記后由破折號和區分這些相同組件的第二標記來區分。如果在說明書中僅使用第一參考標記，則所述描述適用于具有相同第一參考標記的任意一個相同的組件，而不管第二參考標記如何。

附圖中的附圖標記如下：

110低K材料

120光刻膠

125SiCN層

210-245操作步驟

300處理室

302蓋組件

304支撐組件通道

310支撐組件

312室主體

313室主體通道

320氣體輸送板

322環形安裝凸緣

325真空泵

327節流閥

329泵通道

330阻擋器組件

331真空端口

333襯套

335開口

340處理區域

345電極

346電源

347電絕緣環

350頂板

351開口

352開口

360狹縫閥開口

361-363區域

370加熱元件

400處理系統

402-404裝載鎖定室

410第一機械手

412-418處理室