[發明專利]用于脈沖鎖存器的時鐘樹

有效

• 申請號: 201110225354.2
• 申請日: 2011-08-08
• 公開（公告）號: CN102375472A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 葉海亞·馬拉姆;邁克爾·吉魯;萊昂內爾·卓爾
• 申請（專利權）人: 道芬綜合公司
• 主分類號: G06F1/10
• 分類號: G06F1/10;H03K3/02
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 張春媛;閻娬斌

技術領域

本發明涉及時鐘樹以及用于為多個鎖存器提供脈沖信號的時鐘樹的電路設計方法。

背景技術

由上升沿或下降沿控制的觸發器和由脈沖信號控制的脈沖鎖存器之間是有區別的。

為了控制觸發器，諸如時鐘信號的控制信號通過包括有鎖存器的時鐘樹被分配到每個觸發器。根據每個觸發器的輸入端的控制信號的特定同步約束來選擇時鐘樹的大小。

脈沖鎖存器沒觸發器那么復雜，因此脈沖鎖存器允許電路設計得更加緊湊且功耗更小。在脈沖時序信號的高脈沖期間，數據輸入到脈沖鎖存器中。脈沖時序信號由脈沖發生器生成，并且每個脈沖的脈沖寬度通常明顯比常規時鐘信號的高電平或低電平期間要短。

然而，現有的同步電路通常使用觸發器作為同步元件，由于上述原因，期望用脈沖鎖存器替代觸發器。但是，在設計時鐘樹時，數字電路實現工具適于基于時鐘脈沖邊緣進行時序分析，而不適于基于脈沖進行分析，并且其通常不會允許插入脈沖發生器。由此在基于脈沖鎖存器的電路設計的構想和驗證中出現了問題。

發明內容

本發明的目的在于至少部分地解決現有技術中的一個或多個問題。

根據本發明的一個方面，提供了一種時鐘樹電路設計的計算機實現方法，該時鐘樹包括：多個脈沖發生器，每一個連接到一個或多個脈沖鎖存器的輸入端并布置為產生脈沖信號；以及緩沖器樹，用于為脈沖發生器提供時鐘信號，該方法包括：基于由計算機進行的時鐘樹中時鐘邊沿的傳播的時序分析，進行不具有脈沖發生器的時鐘樹設計；及由計算機將時鐘樹中的至少一個連接到每個脈沖鎖存器的輸入端的緩沖器替代為脈沖發生器。

根據一種實施方式，本方法還包括在替代步驟之后，由所述計算機進行時鐘樹電路的時序分析。

根據另一實施方式，在所述時鐘邊沿時序分析期間，所述時鐘樹的每個緩沖器由與所述脈沖發生器相同的電路實現，除了其脈沖發生功能由所述計算機轉化為非激活狀態，并且用脈沖發生器替代每個鎖存器之前的最后一個緩沖器的步驟包括由所述計算機再次激活所述最后一個緩沖器的脈沖發生功能。

根據另一實施方式，在所述時鐘邊沿時序分析期間，所述時鐘樹的每個緩沖器由包括邏輯門和延遲塊的電路實現，其中，邏輯門具有用于接收所述時鐘信號的第一輸入端，延遲塊用于生成所述時鐘信號的延遲且倒置版本，其中，所述邏輯塊的第二輸入端連接到參考電壓。

根據另一實施方式，由計算機用脈沖發生器替代至少一個緩沖器的步驟包括將所述邏輯門的第二輸入端從所述參考電壓斷開并將其連接到所述延遲塊的輸出端。

根據本發明的另一方面，提供了一種方法，包括：上述的計算機實現時鐘樹的設計；及根據所述設計制造電路。

根據本發明的又一方面，提供了一種計算機，其程序化為實現上述方法。

根據本發明的再一方面，提供了一種數字存儲媒體，其存儲當執行時適于實現上述方法的程序。

根據本發明的另一方面，提供了一種用于為多個脈沖鎖存器提供脈沖信號的時鐘樹，其包括：多個脈沖發生器，每一個連接用于控制所述多個脈沖鎖存器中的至少一個；及緩沖器樹，用于為所述脈沖發生器的每一個提供時鐘信號，其中所述緩沖器樹包括與所述脈沖發生器相同的電路，除了緩沖的脈沖發生功能被轉化為未激活狀態。

根據一種實施方式，所述緩沖器樹中的每個緩沖器包括邏輯門和延遲塊，其中，邏輯門具有用于接收所述時鐘信號的第一輸入端，延遲塊用于生成所述時鐘信號的延遲且倒置版本，其中，所述邏輯塊的第二輸入端連接到參考電壓。

根據另一實施方式，所述邏輯門是NAND門。

根據本發明的又一方面，提供了一種集成電路，其包括由多個脈沖鎖存器同步的邏輯電路以及上述時鐘樹，該時鐘樹經布置用于為每個所述脈沖鎖存器提供脈沖信號。

附圖說明

通過下文中結合附圖對示例性的而非限制性的實施方式的詳細說明，本發明的上述和其他目的、特征、方面和優點將更加清晰，附圖中：

圖1示出了根據本發明的實施方式的基于脈沖鎖存器的同步電路；

圖2示出了根據本發明的實施方式的用于提供多個脈沖信號的時鐘樹；

圖3是流程圖，示出了根據本發明的實施方式的圖2的時鐘樹的電路設計和制造的方法的步驟；

圖4A示出了根據本發明的實施方式的緩沖電路；

圖4B示出了根據本發明的實施方式的的脈沖發生器；

圖5是流程圖，示出了根據本發明另一實施方式的時鐘樹的電路設計和制造的方法的步驟；

圖6示出了包括根據本發明的實施方式的時鐘樹的集成電路；及