[發(fā)明專(zhuān)利]一種半導(dǎo)體器件的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110224017.1
• 申請(qǐng)日: 2011-08-05
• 公開(kāi)（公告）號(hào): CN102915971A
• 公開(kāi)（公告）日: 2013-02-06
• 發(fā)明（設(shè)計(jì)）人: 李鳳蓮
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L21/8238
• 分類(lèi)號(hào): H01L21/8238;H01L21/3105
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 魏寧;劉明霞

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種用于先進(jìn)集成電路制造的整合嵌入式鍺硅和應(yīng)力記憶制造環(huán)節(jié)的工藝流程。

背景技術(shù)

對(duì)于45nm節(jié)點(diǎn)下的半導(dǎo)體制造工藝，可以提高載流子遷移率的的各種應(yīng)力技術(shù)，例如雙應(yīng)力薄膜（DSL）、應(yīng)力近臨技術(shù)（SPT）和應(yīng)力記憶技術(shù)（SMT），已經(jīng)得到廣泛地應(yīng)用。其中，應(yīng)用于PFET源/漏區(qū)的嵌入式鍺硅（eSiGe）是提高PFET器件性能的最有效的應(yīng)力技術(shù)。

現(xiàn)有技術(shù)披露了一種集成嵌入式鍺硅、應(yīng)力記憶和雙應(yīng)力薄膜的半導(dǎo)體器件制造工藝流程。在柵極圖形化形成柵極結(jié)構(gòu)之后，是嵌入式鍺硅的制作流程，包括通過(guò)蝕刻在PFET將要形成源/漏區(qū)的部分形成凹槽，在所述凹槽中外延生長(zhǎng)鍺硅。接著，是后續(xù)的LDD注入、Halo注入以及形成位于柵極結(jié)構(gòu)兩側(cè)的緊靠柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)和源/漏區(qū)注入。接下來(lái)，是應(yīng)力記憶的工藝流程，包括沉積氮化硅拉應(yīng)力層于器件表面、去除覆蓋PFET部分的氮化硅拉應(yīng)力層、退火以活化器件源/漏區(qū)、去除覆蓋NFET部分的氮化硅拉應(yīng)力層。接著，是后續(xù)的自對(duì)準(zhǔn)硅化物的形成。接下來(lái)，是雙應(yīng)力薄膜的工藝流程，包括沉積氮化硅拉應(yīng)力層于器件表面、去除覆蓋PFET部分的氮化硅拉應(yīng)力層、沉積氮化硅壓應(yīng)力層于器件表面、去除覆蓋NFET部分的氮化硅壓應(yīng)力層。然后，按照標(biāo)準(zhǔn)的工藝流程完成整個(gè)半導(dǎo)體器件的制作。

上述工藝流程中，嵌入式鍺硅和應(yīng)力記憶是分別獨(dú)立進(jìn)行的，在二者應(yīng)用于PFET部分的過(guò)程中，其中的一些工藝步驟是相似的，例如，都包含利用BARC和光致抗蝕劑作為掩膜覆蓋NFET部分，繼而對(duì)PFET的相應(yīng)部分進(jìn)行蝕刻。如果將嵌入式鍺硅和應(yīng)力記憶相結(jié)合，省略其中重復(fù)的工藝步驟，就可以?xún)?yōu)化半導(dǎo)體器件制造工藝流程，例如，縮短循環(huán)加工制造的時(shí)間，節(jié)約制造成本。最重要的是，可以降低相關(guān)熱預(yù)算，由此可以顯著提高作用于PFET部分的應(yīng)力。

因此，需要開(kāi)發(fā)一種用于先進(jìn)集成電路制造的整合嵌入式鍺硅和應(yīng)力記憶制造環(huán)節(jié)的工藝流程，優(yōu)化現(xiàn)有的半導(dǎo)體器件制造工藝流程。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供一個(gè)半導(dǎo)體襯底，所述半導(dǎo)體襯底具有PFET區(qū)和NFET區(qū)，并且在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)以及位于柵極結(jié)構(gòu)兩側(cè)的源/漏區(qū)；在所述半導(dǎo)體襯底上形成應(yīng)力材料層；在所述半導(dǎo)體襯底中的PFET源/漏區(qū)形成凹槽；去除覆蓋在PFET區(qū)的殘余的所述應(yīng)力材料層；在所述凹槽中形成鍺硅應(yīng)力層；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理。

在本發(fā)明的方法中，還包括：在形成所述應(yīng)力材料層之前，在所述半導(dǎo)體襯底上形成一氧化物層或氮氧化硅層。

在本發(fā)明的方法中，所述氧化物層或氮氧化硅層的厚度為80-150埃，優(yōu)選100埃。

在本發(fā)明的方法中，所述應(yīng)力材料層是氮化硅層；所述氮化硅層的厚度為150-500埃；所述氮化硅層是拉應(yīng)力層。

在本發(fā)明的方法中，進(jìn)一步包括：在所述柵極結(jié)構(gòu)的兩側(cè)形成間隙壁結(jié)構(gòu)。

在本發(fā)明的方法中，采用先干法蝕刻后濕法蝕刻的方法形成所述凹槽；采用先干法蝕刻后濕法蝕刻的方法形成所述凹槽，且所述干法蝕刻終止于覆蓋在柵極結(jié)構(gòu)兩側(cè)的間隙壁結(jié)構(gòu)上的所述氧化物層或氮氧化硅層。

在本發(fā)明的方法中，去除覆蓋在PFET區(qū)的殘余的所述應(yīng)力材料層終止于覆蓋在PFET區(qū)的所述氧化物層或氮氧化硅層。

在本發(fā)明的方法中，所述凹槽的深度為200-800埃，優(yōu)選400埃。

在本發(fā)明的方法中，采用外延生長(zhǎng)工藝形成所述鍺硅應(yīng)力層；所述鍺硅應(yīng)力層的厚度為200-1000埃。

在本發(fā)明的方法中，所述退火處理是激光峰值退火；所述退火處理的溫度為500-1300℃。

在本發(fā)明的方法中，進(jìn)一步包括：在所述退火處理之后，去除覆蓋在NFET區(qū)的所述應(yīng)力材料層。

在本發(fā)明的方法中，進(jìn)一步包括：在所述退火處理之后，去除覆蓋在NFET區(qū)的所述應(yīng)力材料層，去除所述半導(dǎo)體襯底上的殘余的所述氧化物層或氮氧化硅層。

在本發(fā)明的方法中，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

根據(jù)本發(fā)明，可以省略嵌入式鍺硅和應(yīng)力記憶制造環(huán)節(jié)中相重復(fù)的工藝步驟，從而節(jié)約成本和縮短生產(chǎn)周期，尤其是通過(guò)降低熱預(yù)算可以增強(qiáng)作用于半導(dǎo)體器件的應(yīng)力。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：