[發(fā)明專利]一種改善PMOS器件載流子遷移率的方法有效
| 申請?zhí)枺?/td> | 201110222150.3 | 申請日: | 2011-08-04 |
| 公開(公告)號: | CN102427043A | 公開(公告)日: | 2012-04-25 |
| 發(fā)明(設(shè)計(jì))人: | 謝欣云;陳玉文 | 申請(專利權(quán))人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L21/3105 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 王敏杰 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 改善 pmos 器件 載流子 遷移率 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種改善PMOS器件載流子遷移率的方法。
背景技術(shù)
在半導(dǎo)體制造領(lǐng)域,提高金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide?-Semiconductor?Field?Effect?Transistor,簡稱MOSFET)載流子遷移率一直是熱門主題;現(xiàn)今,業(yè)界通常在制程中通過引入應(yīng)力工程或采用不同半導(dǎo)體材料溝道等方法來改善N溝道場效應(yīng)晶體管(Negative?Channel?Metal-Oxide?-Semiconductor?,簡稱PMOS)載流子(電子)的遷移率,但這些方法大大提高了制程的復(fù)雜程度。
發(fā)明內(nèi)容
本發(fā)明公開了一種改善PMOS器件載流子遷移率的方法,其中,包括以下步驟:
步驟S1:在一硅襯底上生長基底氧化物層后,采用去耦等離子氮化工藝,氮化該基底氧化物層;
步驟S2:采用快速氮化退火工藝修復(fù)去耦等離子氮化工藝時(shí)的等離子損傷及氮?dú)馀菽{(diào)剖工藝,淀積多晶硅柵;
其中,修復(fù)后的氧化物層中的氮遠(yuǎn)離其與硅襯底的接觸面上。
上述的改善PMOS器件載流子遷移率的方法,其中,采用快速加熱氧化工藝或原位水氣生成工藝,在硅襯底上生長基底氧化物層。
上述的改善PMOS器件載流子遷移率的方法,其中,基底氧化物層的厚度為10-15A。
上述的改善PMOS器件載流子遷移率的方法,其中,氮化基底氧化物層的氮的劑量為2E15atom/cm2-5E15atom/cm2。
上述的改善PMOS器件載流子遷移率的方法,其中,去耦等離子氮化工藝采用軟等離子進(jìn)行氮化工藝。
上述的改善PMOS器件載流子遷移率的方法,其中,快速氮化退火工藝的溫度為1000-1100℃。
上述的改善PMOS器件載流子遷移率的方法,其中,快速氮化退火工藝的退火時(shí)間為10-50秒。
上述的改善PMOS器件載流子遷移率的方法,其中,基底氧化物層的材質(zhì)為二氧化硅。
綜上所述,由于采用了上述技術(shù)方案,本發(fā)明提出一種改善PMOS器件載流子遷移率的方法,通過在柵氧制備過程中,根據(jù)最后所需柵氧電性厚度目標(biāo),通過優(yōu)化硅基氧化物的氧化時(shí)間來控制氧化層厚度,再通過調(diào)節(jié)去耦等離子氮化(Decouple?Plasma?Nitridation,簡稱DPN)工藝的時(shí)間或功率,以及精確優(yōu)化快速氮化退火(Post?Nitridation?Anneal?,簡稱PNA)工藝的時(shí)間,使得在基底氧化物層中的氮遠(yuǎn)離其與硅襯底接觸面,以提高空穴的遷移率,從而改善PMOS晶體管的性能。
附圖說明
圖1-3是本發(fā)明改善PMOS器件載流子遷移率的方法的流程示意圖;
圖4是改善前基底氧化物物層中氮的分布示意圖;
圖5是本發(fā)明改善PMOS器件載流子遷移率的方法改善后氮的分布示意圖。
具體實(shí)施方式
下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式作進(jìn)一步的說明:
如圖1-3所示,一種改善PMOS器件載流子遷移率的方法,首先,在硅襯底1上采用快速加熱氧化(Rapid?Thermal?Oxidation)或原位水氣生成(In?Situ?Steam?Generation,簡稱ISSG)工藝,生長覆蓋硅襯底1的基底氧化物層2,該基底氧化物層2的材質(zhì)為二氧化硅(SiO2);根據(jù)最后所需柵氧電性厚度目標(biāo),通過優(yōu)化基底氧化物層2的氧化時(shí)間來控制基底氧化物層2的厚度;其中,基底氧化物層2的厚度在7-15A。
其次,采用軟等離子進(jìn)行去耦等離子氮化(Decoupled?Plasma?Nitridation,簡稱DPN)工藝3,利用劑量為2E15atom/cm2-8E15atom/cm2的氮(nitrogen)將基底氧化物層2氮化為氮硅氧化物(SiON)層4。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司,未經(jīng)上海華力微電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110222150.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





