[發明專利]除法器及其實現方法

無效

• 申請號: 201110219947.8
• 申請日: 2011-08-02
• 公開（公告）號: CN102314331A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 劉燚
• 申請（專利權）人: 深圳市國微電子股份有限公司
• 主分類號: G06F7/535
• 分類號: G06F7/535
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 胡朝陽;孫潔敏

1.一種除法器，其特征在于，包括：

用于存儲被除數的被除數寄存器；

用于存儲除數的除數寄存器；

用于存儲中間結果的中間結果寄存器；

數據預處理單元，用于在數據預處理時同時存儲1倍除數、2倍除數和3倍除數，且與被除數寄存器聯合左移，從被除數寄存器中被除數的最高位開始，以每周期2位的速率進行左移，并把移出的兩位移入中間結果寄存器的最低2位；

比較器，通過將被除數與除數的符號進行比較，決定接下來迭代求商過程的比較運算是進行加法還是減法，如果兩符號相同，則執行減法操作，如果兩符號相異，則執行加法操作；

三路并行加法器陣列，用于對移入中間結果寄存器中的2位被除數分別與數據預處理單元中的1倍除數、2倍除數和3倍除數分別進行相加或相減的迭代運算，分別產生3個2位商以及3個余數；

判定單元，用于判斷3個余數的符號是否與被除數的符號一致；

選擇單元，用于在判斷3個余數的符號與被除數的符號一致時，確定本次運算周期的2位商和相應的部分余數，將2位商被除數寄存器的最低2位，?把相應的部分余數左移2位放入至中間結果寄存器中；

依次將被除數以每運算周期2位的速率移入中間結果寄存器，直到被除數寄存器中被除數已全部移入中間結果寄存器，則由判定單元判斷被除數與除數的最高位是否相同，若是，則存放在被除數寄存器中的值為被除數/除數的商，否則，將被除數寄存器中的值按位取反后，最后加1等到補碼，該補碼為被除數/除數的商。

2.根據權利要求1所述加法器，其特征在于，數據預處理單元包括：

輸入端連接除數寄存器輸出端的移位器，用于通過移位產生2倍的除數；

兩個輸入端分別連接移位器輸出端和除數寄存器輸出端的加法器；

并聯的第一寄存器、第二寄存器和第三寄存器，用于分別存儲1倍除數B1、2倍除數B2和3倍除數B3；

3個并聯連接在比較器輸出端的反相器，用于復用比較器的結果，分別輸出C1、C2和C3。

3.根據權利要求2所述加法器，其特征在于，三路并行加法器陣列包括：3個并聯連接中間結果寄存器的第一加法器、第二加法器和第三加法器，且第一加法器、第二加法器和第三加法器的進位輸入端分別連接3個反相器輸出的C1、C2和C3，第一加法器、第二加法器和第三加法器的被加數輸入端均連接中間結果寄存器，而第一加法器、第二加法器和第三加法器的加數輸入端分別連接第一寄存器輸出的1倍除數B1、第二寄存器輸出的2倍除數B2和第三寄存器輸出的3倍除數B3。

4.根據權利要求3所述加法器，其特征在于，第一加法器、第二加法器和第三加法器是三個同構的超前進位加法器。

5.根據權利要求1所述加法器，其特征在于，選擇單元是根據判定單元所產生的當下優先級最高的商和部分余數的選擇信號，確定本運算周期對應的商和部分余數。

6.根據權利要求5所述加法器，其特征在于，選擇單元包括：輸入端均為判定單元產生的選擇信號S3/S2/S1/S0、輸出端均為data3/?data2/?data1/?data0端口的2位商產生單元和部分余數產生單元，用于通過判定單元產生的選擇信號S3/S2/S1/S0，選擇合適的2位商和部分余數：當S3/S2/S1/S0=1000時，均選擇data3端口；當S3/S2/S1/S0=0100時，均選擇data2端口；當S3/S2/S1/S0=0010時，均選擇data1端口；當S3/S2/S1/S0=0001時，均選擇data0端口；

其中，2位商產生單元的data3/?data2/?data1/?data0端口分別是11、10、01、00；余數產生單元的data3/?data2/?data1/?data0端口分別是由三路并行加法器陣列產生3個余數。

7.一種除法器的實現方法，其特征在于，所述方法包括步驟：

A、將被除數存入被除數寄存器，除數存入除數寄存器，將1倍除數、2倍除數和3倍除數均存入數據預處理單元中；

B、從被除數寄存器中被除數的最高位開始，以每周期2位的速率進行左移，并把移出的兩位移入中間結果寄存器的最低2位；

C、由三路并行加法器陣列對移入中間結果寄存器中的2位被除數分別與數據預處理單元中的1倍除數、2倍除數和3倍除數分別進行相加或相減的迭代運算，分別產生3個2位商以及3個余數；

D、由判定單元判斷3個余數的符號是否與被除數的符號一致，若是，轉入步驟E，否則轉入步驟B重復本次運算周期；

E、由選擇單元確定本次運算周期的2位商和相應的部分余數，將2位商被除數寄存器的最低2位，?把相應的部分余數左移2位放入至中間結果寄存器中；

F、判斷被除數寄存器中被除數是否已全部移入中間結果寄存器，若否，則轉入步驟B執行下一次運算周期，否則，轉入步驟G；

G、判斷被除數與除數的最高位是否相同，若是，則存放在被除數寄存器中的值為被除數/除數的商，否則，將被除數寄存器中的值按位取反后，最后加1等到補碼，該補碼為被除數/除數的商。