[發明專利]讀寫控制電路

無效

• 申請號: 201110219518.0
• 申請日: 2011-08-02
• 公開（公告）號: CN102915287A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 潘亞軍;葛婷
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F13/36
• 分類號: G06F13/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種讀寫控制電路。

背景技術

在伺服器的主板設計時，常常使用數字集成芯片（Digital?Integrated?Chip）來用于控制伺服器主板上的各芯片的工作參數，如可用一數字脈沖集成芯片（Digital?PWM?IC）控制主板上的內存工作電壓的參數。對伺服器的主板進行調試時，一般需將該伺服器主板上的CPU取下，之后，經由一上位機通過SMBus總線（System?Management?Bus，系統管理總線）來對該數字集成芯片的各參數進行設置，以調試整個伺服器主板上的各芯片的工作參數，進而可控制主板上各芯片均可工作在正常的狀態下，如設置內存的正常工作電壓為1.5V。然而，當調試時，若該伺服器主板上的CPU沒有取下，通過上位機錯誤的修改了該數字集成芯片的參數，則有可能會導致該數字集成芯片與CPU的損壞，更有可能導致其他芯片的損壞，如通過上位機錯誤的修改了內存的工作電壓為1.7V，而在此電壓下，內存可能因工作電壓過高而損壞。

發明內容

鑒于以上內容，有必要提供一種防止CPU設置于主板上時更改數字集成芯片參數的讀寫控制電路。

一種讀寫控制電路，用于防止當CPU插接至CPU插槽時通過系統管理總線來更改數字集成芯片的參數，該CPU插槽包括一存在信號引腳，其中當所述CPU插接至CPU插槽時，所述存在信號引腳為低電平，當所述CPU未插接至CPU插槽時，所述存在信號引腳為高電平，該讀寫控制電路還包括一第一電子開關、一第二電子開關、第一至第二電源及第一至第三電阻，該第一電阻的一端與第一電源相連，另一端通過第二電阻接地，該第二電子開關的第一端連接于該第一、第二電阻之間的節點上，第二電子開關的第二端接地，第二電子開關的第三端通過該第三電阻連接于該第二電源，該第四電阻的一端與該第二電子開關的第三端相連，該第四電阻的另一端與該第一電子開關的第一端相連，該第一電子開關的第三端與該數字集成芯片相連，該第一電子開關的第二端連接于該系統管理總線的數據傳輸線，當該CPU未插接至CPU插槽時，該第一及第二電子開關均導通；當該CPU插接至CPU插槽時，第一及第二電子開關截止，該系統管理總線的數據傳輸線與該數字集成芯片的連接斷開。

上述讀寫控制電路通過獲知該CPU插槽的存在信號是否為低電平，即當CPU插接于該CPU插槽時，防止用戶更改該數字集成芯片的參數，從而避免了因可能的錯誤更改該集成芯片的參數而導致該數字集成芯片的損壞。

附圖說明

圖1是本發明讀寫控制電路的較佳實施方式的電路圖。

主要元件符號說明

CPU插槽10數字集成芯片20電阻R1-R4P溝道MOS管Q1N溝道MOS管Q2

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式

下面結合附圖及較佳實施方式對本發明作進一步詳細描述：