[發(fā)明專利]讀寫控制電路

無效

• 申請?zhí)枺?/td>: 201110219518.0
• 申請日: 2011-08-02
• 公開（公告）號: CN102915287A
• 公開（公告）日: 2013-02-06
• 發(fā)明（設(shè)計(jì)）人: 潘亞軍;葛婷
• 申請（專利權(quán)）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: G06F13/36
• 分類號: G06F13/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種讀寫控制電路，用于防止當(dāng)CPU插接至CPU插槽時(shí)通過系統(tǒng)管理總線來更改數(shù)字集成芯片的參數(shù)，該CPU插槽包括一存在信號引腳，當(dāng)所述CPU插接至CPU插槽時(shí)，所述存在信號引腳為低電平，當(dāng)所述CPU未插接至CPU插槽時(shí)，所述存在信號引腳為高電平，其特征在于：該讀寫控制電路還包括一第一電子開關(guān)、一第二電子開關(guān)、第一至第二電源及第一至第三電阻，該第一電阻的一端與第一電源相連，另一端通過第二電阻接地，該存在信號引腳及該第二電子開關(guān)的第一端連接于該第一、第二電阻之間的節(jié)點(diǎn)上，第二電子開關(guān)的第二端接地，第二電子開關(guān)的第三端通過該第三電阻連接于該第二電源，該第四電阻的一端與該第二電子開關(guān)的第三端相連，該第四電阻的另一端與該第一電子開關(guān)的第一端相連，該第一電子開關(guān)的第三端與該數(shù)字集成芯片相連，該第一電子開關(guān)的第二端連接于該系統(tǒng)管理總線的數(shù)據(jù)傳輸線，當(dāng)該CPU未插接至CPU插槽時(shí)，該第一及第二電子開關(guān)均導(dǎo)通；當(dāng)該CPU插接至CPU插槽時(shí)，第一及第二電子開關(guān)截止，該系統(tǒng)管理總線的數(shù)據(jù)傳輸線與該數(shù)字集成芯片的連接斷開。

2.如權(quán)利要求1所述的讀寫控制電路，其特征在于：該第一電子開關(guān)為一P溝道場效應(yīng)管或一PNP三極管，該第一電子開關(guān)的第一端、第二端及第三端分別為該場效應(yīng)管的柵極、源極及漏極，或該第一電子開關(guān)的第一端、第二端及第三端分別為該三極管的基極、發(fā)射極及集電極。

3.如權(quán)利要求1所述的讀寫控制電路，其特征在于：所述第二電子開關(guān)為一N溝道場效應(yīng)管或一NPN三極管，該第二電子開關(guān)的第一端、第二端及第三端分別為該場效應(yīng)管的柵極、源極及漏極，或該第一電子開關(guān)的第一端、第二端及第三端分別為該三極管的基極、發(fā)射極及集電極。

4.如權(quán)利要求1所述的讀寫控制電路，其特征在于：該數(shù)字集成芯片為一數(shù)字脈沖集成芯片。