[發(fā)明專利]數據可壓縮的低功耗集成電路測試裝置及其方法

有效

• 申請?zhí)枺?/td>: 201110217099.7
• 申請日: 2011-07-29
• 公開（公告）號: CN102305912A
• 公開（公告）日: 2012-01-04
• 發(fā)明（設計）人: 向東;陳振
• 申請（專利權）人: 清華大學
• 主分類號: G01R31/319
• 分類號: G01R31/319
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

技術領域

本發(fā)明涉及數字集成電路測試技術領域，尤其涉及一種數據可壓縮的低功耗集成電路測試裝置及其方法。

背景技術

在數字電路測試領域，很多低功耗測試方法和數據壓縮方法被提出，但是大部分的低功耗測試方法不能用來壓縮測試數據，并且大部分的數據壓縮方法也不能用來降低功耗。

能夠同時降低功耗和壓縮數據的方法主要有：

(1)對測試向量的未知位(X位)賦值來降低功耗并同時壓縮數據，這樣的方法只能在數據壓縮和降低功耗中尋找一個折中。如果功耗降低的多，數據壓縮效果就不明顯，反之，如果數據壓縮比較顯著，功耗降低就不明顯。

(2)利用線性解碼電路對數據進行壓縮，同時利用時鐘屏蔽的方法降低功耗。這種方法雖然可以很好的降低功耗，但是測試數據壓縮的效果會受到削弱。

發(fā)明內容

(一)要解決的技術問題

本發(fā)明要解決的技術問題是：提供一種數據可壓縮的低功耗集成電路測試裝置及其方法，其能夠減少電路中結點的跳變，降低功耗，同時能夠實現測試響應數據的壓縮。

(二)技術方案

為解決上述問題，本發(fā)明提供了一種數據可壓縮的低功耗集成電路測試裝置，包括：掃描森林、異或門網絡、輸出選擇電路、第一控制寄存器和第二控制寄存器；其中，

所述掃描森林，包括多個掃描輸入端和多個相互連接的掃描觸發(fā)器組，所述掃描輸入端連接第一個掃描觸發(fā)器組中的所有掃描觸發(fā)器，各掃描觸發(fā)器組中的所有掃描觸發(fā)器連接上一掃描觸發(fā)器組中掃描觸發(fā)器的輸出端，所述多個掃描輸入端對應多個掃描樹，所述掃描樹中的每個掃描觸發(fā)器，與前一個掃描觸發(fā)器的輸出端連接，形成掃描鏈；

所述異或門網絡中的每個異或門的輸入端與所述掃描森林的最后一組掃描觸發(fā)器組中的掃描觸發(fā)器輸出端相連；

所述輸出選擇電路連接所述異或門網絡，用于選擇每個時鐘周期內需要觀測的測試響應；

所述第一控制寄存器，用于控制時鐘屏蔽信號；

所述第二控制寄存器，用于對所述輸出選擇電路進行控制。

根據掃描觸發(fā)器是否在被測電路的組合邏輯部分有共同后繼和前驅單元的原則進行分組，形成多個掃描觸發(fā)器組。

優(yōu)選地，所述第一控制寄存器包括多個寄存器單元，每個時鐘周期里，其中一個單元的值為1，其余單元的值為0。例如：第一個周期，第一個單元值為1，其它單元為0。第二個周期第二個單元值為1，其余單元為0。以此類推。

優(yōu)選地，所述第二控制寄存器包括多個寄存器單元，每個時鐘周期里，需要被觀測的掃描樹對應單元的值為1，其余單元的值為0。

優(yōu)選地，所述輸出選擇電路包括與門和或門。

優(yōu)選地，兩個掃描鏈連接同一個異或門。兩個掃描鏈a₁，a₂，...，a_n與b₁，b₂，...，b_n如果滿足(a₁，b₁)，(a₂，b₂)，...，(a_n，b_n)這些掃描觸發(fā)器對的任何一對在被測電路的組合邏輯部分沒有共同的前驅，則兩個掃描鏈a₁，a₂，...，a_n與b₁，b₂，...，b_n可以被連接至同一個異或門。

一種利用前述裝置對集成電路進行測試的方法，包括以下步驟：

A：利用選擇壓縮方法對每一個測試向量進行編碼；

B：生成和每一個測試向量對應的測試響應選擇向量；

C：對每一個測試向量進行低功耗測試。

優(yōu)選地，所述步驟A進一步包括：

A1：將所述測試向量分為長度等于n的段，對每一個子向量段用c＝[log₂(n+1)+2]位編碼，其中2位是控制位，其余l(xiāng)og₂(n+1)位是數據位；n為掃描樹的個數，為自然數；

其中，將所述測試向量分為長度小于n的段時，先把將所述測試向量分為長度等于n的段，最后一段長度可能小于n，對長度不足n的一段，將其長度補為n(隨意用0或者1)。c為自然數。

A2：統計每一子向量段中所含0的個數a和1的個數b；