[發明專利]半導體集成器件制造方法

有效

• 申請號: 201110213514.1
• 申請日: 2011-07-28
• 公開（公告）號: CN102332432A
• 公開（公告）日: 2012-01-25
• 發明（設計）人: 顧靖;孔蔚然;于世瑞
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術，特別涉及半導體集成器件制造方法。

背景技術

隨著半導體器件的特征尺寸(CD，Critical?Dimension)變得越來越小，半導體芯片的集成度越來越高，在單位面積上需要形成的單元數量和類型也越來越多，從而對半導體工藝的要求也越來越高。如何合理安排各種不同單元的位置、以及利用各單元制造的共同點來節約半導體工藝步驟和材料成為現在研究的熱點。

在半導體器件制造中，多晶硅是一種很常用的導電材料，通常可以用于制作MOS晶體管的柵電極、高阻值多晶硅電阻、閃存的字線等。

公開號為CN101465161A的中國專利文獻公開了一種分柵式閃存，具體請參考圖1，包括：半導體襯底10，位于所述半導體襯底10表面間隔排列的兩個存儲位單元50，位于所述兩個存儲位單元50之間的溝槽，位于所述溝槽的側壁和底部表面的隧穿氧化層70，位于隧穿氧化層70表面且填充滿所述溝槽的多晶硅字線40，位于所述半導體襯底10表面的導電插塞20，所述導電插塞20位于所述存儲位單元50的兩側。其中，所述存儲位單元50包括位于所述半導體襯底10表面的第一層氧化硅層51，位于所述第一層氧化硅層51表面的第一多晶硅浮柵52，位于所述第一多晶硅浮柵52表面的第二層氧化硅層53，位于所述第二層氧化硅層53表面的第一多晶硅控制柵54，覆蓋所述第一層氧化硅層51、第一多晶硅浮柵52、第二層氧化硅層53、第一多晶硅控制柵54的氧化硅側墻55。

目前，所述分柵式閃存與其他器件是分開制造的，即先在指定區域內形成分柵式閃存后，再在所述分柵式閃存表面形成掩膜層，然后在其他區域形成其他器件。但由于制作所述分柵式閃存需要沉積多晶硅層以用來形成多晶硅字線，將其他區域的多晶硅層刻蝕掉后再形成另一層多晶硅層以制作MOS晶體管、多晶硅電阻等器件，造成了材料的浪費和工藝步驟的增加，工藝集成度較低。

發明內容

本發明解決的問題是提供一種半導體集成器件制造方法，利用形成所述分柵式閃存中多晶硅字線的多晶硅層制造其他包含多晶硅層的器件，節省了工藝步驟和材料的消耗，提高了工藝集成度。

為解決上述問題，本發明提供了一種半導體集成器件制造方法，包括：

提供半導體襯底，所述半導體襯底具有第一區域和與第一區域相對的第二區域；

在所述半導體襯底第一區域表面形成間隔排列的兩個存儲位單元，兩個所述存儲位單元之間具有溝槽；

在所述第一區域的存儲位單元和半導體襯底表面形成隧穿氧化層，在第二區域的半導體襯底表面形成柵氧化層，且所述隧穿氧化層和柵氧化層在同一形成工藝中形成；

在同一形成工藝中，在所述隧穿氧化層和柵氧化層表面形成多晶硅層，且所述多晶硅層填充兩個所述存儲位單元之間的溝槽；

對第一區域的多晶硅層進行化學機械拋光，直至暴露出所述存儲位單元，使得兩個所述存儲位單元之間的溝槽內形成字線。

可選的，所述第一區域為形成分柵式閃存的區域，所述第二區域為形成MOS晶體管的區域。

可選的，還包括，利用所述第二區域的多晶硅層形成MOS晶體管。

可選的，所述形成MOS晶體管的工藝為：

以圖形化的光刻膠為掩膜，在第二區域的半導體襯底表面刻蝕所述多晶硅層和柵氧化層形成柵極結構；

在所述柵極結構兩側的半導體襯底內形成第二源/漏區。

可選的，利用同一工藝步驟，形成所述MOS晶體管的第二源/漏區時同時形成分柵式閃存的第一源/漏區。

可選的，還包括，在對第一區域的多晶硅層進行化學機械拋光之前，在第二區域的多晶硅層表面形成氮化硅層。

可選的，所述氮化硅層的高度與所述存儲位單元的高度持平。

可選的，還包括，在所述第一區域和第二區域的多晶硅層表面形成氧化硅層，在第二區域的氧化硅層表面形成氮化硅層。

可選的，所述氧化硅層的厚度范圍為至

與現有技術相比，本發明具有以下優點：

由于所述分柵式閃存的字線是由多晶硅沉積并經過化學機械拋光制成，利用該步工藝形成的多晶硅層形成MOS晶體管的柵電極、多晶硅電阻等半導體結構，節省了工藝步驟和材料的消耗，提高了工藝集成度。