[發明專利]半導體集成器件制造方法有效
| 申請號： | 201110213514.1 | 申請日： | 2011-07-28 |
| 公開（公告）號： | CN102332432A | 公開（公告）日： | 2012-01-25 |
| 發明（設計）人： | 顧靖;孔蔚然;于世瑞 | 申請（專利權）人： | 上海宏力半導體制造有限公司 |
| 主分類號： | H01L21/8247 | 分類號： | H01L21/8247 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 駱蘇華 |
| 地址： | 201203 上海市浦東新*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 集成 器件 制造 方法 | ||
1.一種半導體集成器件制造方法，其特征在于，包括：
提供半導體襯底，所述半導體襯底具有第一區域和與第一區域相對的第二區域；
在所述半導體襯底第一區域表面形成間隔排列的兩個存儲位單元，兩個所述存儲位單元之間具有溝槽；
在所述第一區域的存儲位單元和半導體襯底表面形成隧穿氧化層，在第二區域的半導體襯底表面形成柵氧化層，且所述隧穿氧化層和柵氧化層在同一形成工藝中形成；
在同一形成工藝中，在所述隧穿氧化層和柵氧化層表面形成多晶硅層，且所述多晶硅層填充兩個所述存儲位單元之間的溝槽；
對第一區域的多晶硅層進行化學機械拋光，直至暴露出所述存儲位單元，使得兩個所述存儲位單元之間的溝槽內形成字線。
2.如權利要求1所述的半導體集成器件制造方法，其特征在于，所述第一區域為形成分柵式閃存的區域，所述第二區域為形成MOS晶體管的區域。
3.如權利要求2所述的半導體集成器件制造方法，其特征在于，還包括，利用所述第二區域的多晶硅層形成MOS晶體管。
4.如權利要求3所述的半導體集成器件制造方法，其特征在于，所述形成MOS晶體管的工藝為：
以圖形化的光刻膠為掩膜，在第二區域的半導體襯底表面刻蝕所述多晶硅層和柵氧化層形成柵極結構；
在所述柵極結構兩側的半導體襯底內形成第二源/漏區。
5.如權利要求4所述的半導體集成器件制造方法，其特征在于，利用同一工藝步驟，形成所述MOS晶體管的第二源/漏區時同時形成分柵式閃存的第一源/漏區。
6.如權利要求1所述的半導體集成器件制造方法，其特征在于，還包括，在對第一區域的多晶硅層進行化學機械拋光之前，在第二區域的多晶硅層表面形成氮化硅層。
7.如權利要求6所述的半導體集成器件制造方法，其特征在于，所述氮化硅層的高度與所述存儲位單元的高度持平。
8.如權利要求6所述的半導體集成器件制造方法，其特征在于，還包括，在所述第一區域和第二區域的多晶硅層表面形成氧化硅層，在第二區域的氧化硅層表面形成氮化硅層。
9.如權利要求8所述的半導體集成器件制造方法，其特征在于，所述氧化硅層的厚度范圍為至
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司，未經上海宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110213514.1/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：基于先驗清濁知識的基頻提取方法及系統
- 下一篇：用于處理細胞的裝置和方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
