[發明專利]電路載板的散熱結構的成型方法

有效

• 申請號: 201110213260.3
• 申請日: 2011-07-28
• 公開（公告）號: CN102905470A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 張謙為;林定皓;陳亞詳;盧德豪
• 申請（專利權）人: 景碩科技股份有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K3/24
• 代理公司: 北京華夏博通專利事務所(普通合伙) 11264
• 代理人: 劉俊

技術領域

本發明涉及一種電路載板的散熱結構的成型方法，尤其是利用鍍鎳制程來改善填孔鍍銅能力以及多次鍍銅所產生的不均勻性。

背景技術

參考圖A至圖F，分別為現有技術電路載板的散熱結構的成型方法的流程圖，如圖A所示，首先準備一電路基板1，該電路基板1包含：一第一基板10；二第二基板15分別位于該第一基板10的上下兩側；二內部銅層21位于該第一基板10與該第二基板15之間；以及二外部銅層23位于該第二基板15的外表面；接著，如圖B所示，同在電路基板1的表層形成多個開口，而暴露出內部銅層21，所述開口包含至少一第一開口31以及至少一第二開口33，第一開口31小于第二開口33，而該第二開口大于或等于150x?100um²。如圖C所示形成至少一第一鍍銅層25在電路基板1的表面，而該第一鍍銅層25填滿第一開口31，但未填滿第二開口33而使填入各該第二開口33的第一鍍銅層25具有一凹陷(Dimple)處40。

接著，如圖D所示，現有技術是透過至少一次鍍銅，而形成一鍍銅層60，該鍍銅層60較厚，以填滿整個凹陷處40，進一步用機械研磨方式，使表面平整。

再來如圖E及圖F所示，是在鍍銅層60的表面形成圖案化的干膜。再經過蝕刻并移除干膜后，在電路基板1的表面上形成具有第一銅凸塊71、第二銅凸塊73以及銅墊75的散熱結構層70，該散熱結構層70與內部銅層21電氣連接。

現有技術的制作方式上，由于對于大于或等于150x?100um²的開口不易一次填滿，需要多次鍍銅方式來完成，然而，多次鍍銅由于接口問題，過大容易產生不均勻的狀況，使電阻值不平均，另外，每次鍍銅將增加電阻值，因此需要后續的研磨，以達到符合標準的電阻規格，但此研磨方式不易控制，而使得電阻值不易標準化。

發明內容

本發明電路載板的散熱結構的成型方法包含基板準備步驟、鉆孔步驟、第一鍍銅步驟、阻隔層形成步驟、阻隔層去除步驟、鍍鎳及化學移除步驟、第二鍍銅步驟、防蝕層形成步驟、蝕刻步驟、第二蝕刻及減薄步驟、干膜形成步驟以及散熱結構形成步驟。

基板準備步驟、鉆孔步驟、第一鍍銅步驟與現有技術相同，本發明的特點在第一鍍銅步驟后，在第一鍍銅層上形成一阻隔層，再移除除了在凹陷處的第一鍍銅層上的阻隔層，接著鍍鎳，再將第一鍍銅層上的阻隔層及其上的鍍鎳層移除，接著，在鍍鎳層及具有凹陷處的第一鍍銅層的表面形成一第二鍍銅層，使在第二孔洞中的第二鍍銅層與第一鍍銅層的總高度高于在第一孔洞中的第一鍍銅層的高度，而第二鍍銅層具有第二凹陷處。

接著在第二凹陷處填入防蝕刻材料，再以化學方式去除除了被防蝕刻材料所遮蔽的第二鍍銅層，接著利用研磨方式及/或化學剝除方式將鍍鎳層、防蝕刻材料去除，而由于填入在第二孔洞中的第二鍍銅層高度大于第一鍍銅層，因此在研磨時會被移除，而形成相同的高度，最后依照現有技術形成圖案化的干膜，再蝕刻并移除干膜而得到所需的散熱結構層。

本發明的特點在于利用鍍鎳的制程，透過鎳與銅的材料特性不同，作為開口大小不一、無法一次完成鍍層的基板在鍍銅時的阻擋層，避免多次鍍銅所產生的不均勻性，并且以鍍鎳層作為銅層之間的間隔，而定義出銅的臨界面，較能控制鍍銅的電阻值，而能來克服先前技術所面臨的問題。

附圖說明

圖1A至圖1F為現有技術電路載板的散熱結構的成型方法的逐步剖面示意圖；

圖2為本發明電路載板的散熱結構的成型方法的流程圖；

圖3A至圖3L為本發明電路載板的散熱結構的成型方法的逐步剖面示意圖。

具體實施方式

以下配合圖式及組件符號對本發明的實施方式做更詳細的說明，俾使熟悉本領域的技術人員在研讀本說明書后能據以實施。

參考圖2以及圖3A至圖3L，分別為本發明電路載板的散熱結構的成型方法的流程圖，以及本發明電路載板的散熱結構的成型方法的逐步剖面示意圖。如圖2所示，本發明電路載板的散熱結構的成型方法S1包含基板準備步驟S11、鉆孔步驟S13、第一鍍銅步驟S15、阻隔層形成步驟S17、阻隔層去除步驟S19、鍍鎳及化學移除步驟S21、第二鍍銅步驟S23、防蝕層形成步驟S25、蝕刻步驟S27、第二蝕刻及減薄步驟S29、干膜形成步驟S31以及散熱結構形成步驟S33。