[發明專利]一種半導體器件結構及其制造方法

有效

• 申請號: 201110212808.2
• 申請日: 2011-07-27
• 公開（公告）號: CN102903749A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 周華杰;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

1.一種半導體器件結構，包括：

鰭片，該鰭片位于局部埋層隔離介質層上，同時鰭片的底部通過體接觸與襯底相連，所述鰭片具有位于源漏之間的溝道區域；

局部埋層隔離介質層，該局部埋層隔離介質層將鰭片除通過體接觸與襯底相連的區域與襯底隔離開；

體接觸，該體接觸將至少所述鰭片的所述溝道區域的一部分與襯底形成直接的物理和電學接觸；

柵電極，柵電極的方向與鰭片的方向垂直，鰭片與柵電極相交的區域形成溝道；

柵電極與鰭片之間存在柵介質；

源漏區域，位于溝道區域及柵電極的兩側。

2.一種制備方法，包括：

形成具有局部埋層隔離介質層的局部絕緣體上硅(SOI)結構的半導體襯底；

在所述局部埋層隔離介質層上方的硅襯底上形成鰭片；

在所述鰭片頂部和側面形成柵堆疊結構；

在所述柵堆疊結構兩側的鰭片中形成源/漏結構；

金屬化。

3.根據權利要求2所述的方法，其中，形成具有局部埋層隔離介質層的局部絕緣體上硅(SOI)結構的半導體襯底的步驟包括：

在半導體襯底上形成介質層；

光刻、刻蝕所述介質層形成介質層島及體接觸孔；

在半導體襯底上形成一層非晶硅材料；

將非晶硅材料轉變為單晶材料并進行化學機械拋光(CMP)形成局部絕緣體上硅(SOI)結構半導體襯底。

4.根據權利要求3所述的方法，其中，所述介質層包括SiO₂、TEOS、LTO或Si₃N₄，厚度為20-100nm。

5.根據權利要求3所述的方法，其中，在半導體襯底上形成一層非晶硅材料步驟中，所述非晶硅材料的形成可以采用低壓化學氣相淀積(LPCVD)、離子束濺射等方法；所述非晶硅材料的厚度為200nm-1000nm。

6.根據權利要求3所述的方法，其中，所述將非晶硅材料轉變為單晶材料并進行化學機械拋光(CMP)形成局部絕緣體上硅(SOI)結構半導體襯底的步驟中，可以采用橫向固相外延(LSPE)技術、激光再結晶法、鹵素燈或條形加熱器再結晶等方法將非晶硅材料轉變為單晶材料。

7.根據權利要求2所述的方法，所述在所述局部埋層隔離介質層上方的硅襯底上形成鰭片的步驟包括：

電子束曝光正性抗蝕劑并刻蝕所述局部埋層隔離介質層上方的硅襯底至埋層隔離介質層以嵌入所述半導體襯底形成至少兩個凹槽，所述凹槽之間形成鰭片。

8.根據權利要求7所述的方法，其中，所述鰭片的厚度為10-60nm。

9.根據權利要求2所述的方法，其中，所述在所述鰭片頂部和側面形成柵堆疊結構的步驟包括：

在鰭片的頂部和側面形成柵介質層和柵電極材料；

光刻、刻蝕形成柵電極堆疊結構。

10.根據權利要求2所述的方法，其中，在所述柵堆疊結構兩側的鰭片中形成源/漏結構之前，所述方法進一步包括：

在鰭片的兩側形成一次側墻；

進行傾角離子注入，以在所述鰭片中形成源/漏延伸區；或

進行傾角離子注入，以在所述鰭片中形成暈環注入區。

11.根據權利要求2所述的方法，其中，所述在柵堆疊結構兩側的鰭片中形成源/漏結構步驟包括：

在鰭片的兩側形成二次側墻；

離子注入形成源漏摻雜；

形成源漏硅化物。

12.根據權利要求1至11中任一項所述的方法，其中，所述半導體襯底為體硅襯底。