[發(fā)明專利]半導體裝置

有效

• 申請?zhí)枺?/td>: 201110212741.2
• 申請日: 2011-07-19
• 公開（公告）號: CN102386231A
• 公開（公告）日: 2012-03-21
• 發(fā)明（設(shè)計）人: 寺島知秀
• 申請（專利權(quán)）人: 三菱電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/739;H01L29/10;H01L29/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;王忠忠

技術(shù)領(lǐng)域

本發(fā)明涉及半導體裝置，特別是涉及主要適用于逆變器電路等的半導體裝置。

背景技術(shù)

將直流電壓轉(zhuǎn)換為交流電壓的逆變器電路被用于使感應電動機等負荷工作。絕緣柵雙極晶體管(IGBT：Insulated?Gate?Bipolar?Transistor)作為開關(guān)元件被應用于逆變器電路。

在這種半導體裝置中SOI(絕緣體上硅：Silicon?on?Insulator)襯底得到應用。在SOI襯底中，在半導體襯底的主表面上隔著絕緣膜形成N^-半導體層。在N^-半導體層中，從其表面遍及既定深度形成第一N型雜質(zhì)區(qū)域。以從側(cè)方和下方包圍此第一N型雜質(zhì)區(qū)域的方式形成第一P型雜質(zhì)區(qū)域。在由第一N型雜質(zhì)區(qū)域和N^-半導體層夾住的第一P型雜質(zhì)區(qū)域的部分的表面上，隔著柵極絕緣膜形成柵電極。另外，以與第一P型雜質(zhì)區(qū)域的表面和第一N型雜質(zhì)區(qū)域的表面接觸的方式，形成發(fā)射極電極。

在與第一P型雜質(zhì)區(qū)域隔著距離的N^-半導體層的既定區(qū)域中，從其表面遍及既定深度形成第二P型雜質(zhì)區(qū)域。以與第二P型雜質(zhì)區(qū)域的表面接觸的方式形成集電極電極。相對第二P型雜質(zhì)區(qū)域，在與第一P型雜質(zhì)區(qū)域所位于的一側(cè)隔著既定距離的既定的N^-半導體層的既定區(qū)域，從其表面遍及既定深度，形成作為耗盡層的限制部(stopper)的第二N型雜質(zhì)區(qū)域。由發(fā)射極電極、集電極電極以及柵電極構(gòu)成IGBT的各電極。

在半導體裝置處于截止的狀態(tài)下，從第一P型雜質(zhì)區(qū)域與N^-半導體層的界面耗盡層主要向N^-半導體層擴張。此時，通過調(diào)整N^-半導體層的雜質(zhì)濃度和厚度，能夠使N^-半導體層的整體耗盡，在N^-半導體層的表面上的電場成為大致均勻的狀態(tài)下能夠獲得最大的耐壓。

在此狀態(tài)下，如果發(fā)射極(電極)與集電極(電極)的距離(間隔)擴大下去，最終會因集電極(電極)正下方的N^-半導體層的部分中的電場的集中，而造成整體的耐壓受到限制。上述IGBT的情況下，耐壓取決于耗盡層的邊緣與第二P型雜質(zhì)區(qū)域接觸的穿通(punch-through)現(xiàn)象，或者，取決于由第二P型雜質(zhì)區(qū)域、N^-半導體層及第一P型雜質(zhì)區(qū)域構(gòu)成的寄生PNP晶體管的漏電流。

一直以來，為提高半導體裝置的耐壓，如上所述，一般采用設(shè)置作為耗盡層限制部的第二N型雜質(zhì)區(qū)域的方法。另外，還采用將集電極電極向發(fā)射極一側(cè)延伸的方法。

另一方面，發(fā)明人在日本特開平06-188438號公報中，已經(jīng)提出了在半導體襯底與N^-半導體層之間設(shè)有具有既定厚度的電介質(zhì)部的半導體裝置。在此半導體裝置中，位于集電極電極的正下方的電介質(zhì)部的厚度，形成得厚于位于其以外的區(qū)域的電介質(zhì)部的厚度。在半導體襯底、電介質(zhì)部及N^-半導體層的構(gòu)造(層疊構(gòu)造)中，電場強度成為各介電常數(shù)的比的倒數(shù)。因此，通過設(shè)置厚度更厚的電介質(zhì)部，能夠進一步增大該電介質(zhì)部上的電壓降，相應地，能夠減小耗盡層要擴張的、集電極(電極)正下方的N^-半導體層的部分上的電壓降。其結(jié)果，半導體裝置整體的耐壓容限(margin)提高，能夠改善半導體裝置的耐壓特性。

如上所述，在現(xiàn)有的半導體裝置中，為改善耐壓特性而完成了各種提案。作為半導體裝置，除IGBT之外，對于p溝道MOS(Metal?Oxide?Semiconductor)晶體管(PMOS)也要求改善耐壓特性，所述PMOS晶體管用作產(chǎn)生使IGBT進行開關(guān)工作的信號的元件。

發(fā)明內(nèi)容

本半導體裝置作為上述開發(fā)的一環(huán)而完成，其目的在于提供謀求耐壓性的進一步的改善的半導體裝置。