[發明專利]功率裝置的耐壓終止結構

有效

• 申請號: 201110209154.8
• 申請日: 2011-07-25
• 公開（公告）號: CN102751327A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 林永發;徐守一;吳孟韋;陳面國;詹景晴;石逸群
• 申請（專利權）人: 茂達電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京市浩天知識產權代理事務所 11276
• 代理人: 劉云貴

技術領域

本發明涉及功率半導體裝置技術領域，特別是涉及一種具有超級接面(super-junction)的功率金氧半場效晶體管(power?MOSFET)裝置，特別是功率MOSFET裝置的外圍耐壓終端(termination)結構和其制作方法。

背景技術

功率半導體裝置常應用在電源管理的部分，例如，切換式電源供應器、計算機中心或周邊電源管理IC、背光板電源供應器或馬達控制等等用途，其種類包含有絕緣閘雙極性晶體管(insulated?gate?bipolar?transistor，IGBT)、金氧半場效晶體管(metal-oxide-semiconductor?field-effect?transistor，MOSFET)與雙載子接面晶體管(bipolar?junction?transistor，BJT)等裝置。其中，由在MOSFET可以節省電能且可以提供較快的裝置切換速度，因此被廣泛地應用在各領域中。

在現今功率裝置中，基底的設計是P型外延層和N型外延層交替設置，所以在基底中會存在有多個垂直在基底表面的PN接面，而且這些PN接面互相平行，又被叫做是超級接面結構。在現今制作超級接面結構的技術中，會先在一第一導電型基材(例如：N型基材)上成長一第一導電型外延層(例如：N型外延層)，然后利用一第一屏蔽在第一導電型外延層上蝕刻出多個溝渠，接著填入一摻質來源層在各溝渠中，再進行一化學機械拋光(chemical?mechanical?polishing，CMP)工藝，使得P型外延層的上表面和第一導電型外延層的上表面切齊。隨后進行一熱驅入(drive-in)工藝，將P型外延層的摻質擴散到各溝渠周圍的第一導電型基材中，以形成包圍各溝渠的第二導電型基體摻雜區(例如：P型基體摻雜區)。而多個第二導電型基體摻雜區和第一導電型基材的接觸面即構成超級接面結構。

但是，上述先前技藝仍有許多問題需要進一步解決。舉例來說，由於N型外延層和摻質來源層的接觸面在熱驅入前即存在有接觸不良的情形，經由熱驅入的步驟后，易產生摻質濃度在N型外延層中分布不均勻的問題，因此無法提供非常平整一致的PN接面，導致功率裝置的耐壓能力受到影響。除此之外，前述的超級接面結構是被設置在一晶胞區(cell?region)內，其被一外圍耐壓區(edge?termination?region)包圍起來，如果外圍耐壓區內的耐壓終端結構(termination?structure)設計不好，輕者可以能影響到裝置的崩潰電性，嚴重者會導致裝置的損壞。可以知道，仍然需要一種改進的超級接面功率半導體裝置和其制作方法，以解決現今技術的問題。

發明內容

本發明的目的在提供一種超級接面功率MOSFET裝置，其具有改進的耐壓終端結構，能夠解決先前技藝的不足和缺點。

本發明提供一種功率裝置的耐壓終端結構，包含有一第一導電型基底、一第一導電型外延層，設在第一導電型基底上、一溝槽，位在第一導電型外延層中、一第一絕緣層，位在溝槽中、一第一導電層，位在溝槽中，且重疊設在所述的第一絕緣層上、和一第二導電型基體摻雜區，位在溝槽旁的第一導電型外延層中，且和第一導電層直接接觸。其中第一導電層和第一絕緣層直接接觸，且第一導電層的表面和第一導電型外延層的表面切齊。第一導電層包含有多晶硅、鈦、氮化鈦或鋁等導電材。

附圖說明

圖1到圖16是一種功率半導體裝置的制作方法。

其中，附圖標記說明如下：

具體實施方式

圖1到圖16是依據本發明一優選實施例所繪示的制作功率裝置的方法示意圖，功率裝置可以包含溝槽式的功率MOSFET，而其中附圖中相同的裝置或部位會用相同的符號來表示。需注意的是，附圖是以說明作為目的，并未依照原尺寸作圖。