[發(fā)明專利]凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)及包含其的封裝基板

有效

• 申請(qǐng)?zhí)枺?/td>: 201110208532.0
• 申請(qǐng)日: 2011-07-22
• 公開（公告）號(hào): CN102749518A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 陳智;張?jiān)?/a>
• 申請(qǐng)（專利權(quán)）人: 財(cái)團(tuán)法人交大思源基金會(huì)
• 主分類號(hào): G01R27/08
• 分類號(hào): G01R27/08;H05K1/11
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 宋焰琴

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)以及包含該結(jié)構(gòu)的封裝基板，尤指一種結(jié)合了凱文結(jié)構(gòu)與花環(huán)結(jié)構(gòu)的凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)以及包含該結(jié)構(gòu)的封裝基板。

背景技術(shù)

電阻測(cè)量是電子材料檢測(cè)中最基本也是最重要的一種。從測(cè)量到的電阻，可以進(jìn)而推知材料的電阻系數(shù)。而應(yīng)用于封裝基板中，則可測(cè)試連接焊錫凸塊是否有缺陷。

已知測(cè)量電阻的方法中，有使用凱文結(jié)構(gòu)(kevin?structure，或稱四點(diǎn)探針結(jié)構(gòu)(four?point?probe?structure))進(jìn)行電阻測(cè)量。如圖1所示，欲測(cè)量待測(cè)物10的電阻時(shí)，提供四根探針11，12，13，14，其中探針13，14提供電流通路而另兩根探針11，12測(cè)量電壓V1，V2。

覆晶式焊錫接點(diǎn)中，高操作電流密度將導(dǎo)致電遷移(electromigration)可靠度問題。2006年，本發(fā)明的發(fā)明人之一(陳智等人)提出了一種將凱文結(jié)構(gòu)加入焊錫接點(diǎn)的設(shè)計(jì)，并利用該結(jié)構(gòu)監(jiān)測(cè)電遷移期間，焊錫接點(diǎn)中孔洞形成的情形。

當(dāng)凱文結(jié)構(gòu)應(yīng)用于連接半導(dǎo)體芯片與印刷電路板的焊錫球的電阻測(cè)量時(shí)，如圖2所示，欲測(cè)量焊錫凸塊B1，B2的電阻時(shí)，每一焊錫凸塊B1，B2的旁邊須配置有一輔助凸塊B1’，B2’。當(dāng)欲測(cè)量焊錫凸塊B1的電阻時(shí)，需提供電流線路I1，并測(cè)量電壓測(cè)量墊P1，P1’各自的電壓V1+，V1-，并透過以下公式計(jì)算焊錫凸塊B1的電阻：

ΔV1＝V1+-V1-；

R1＝ΔV1/I1。

當(dāng)欲測(cè)量焊錫凸塊B2的電阻時(shí)，需提供電流線路I2，并測(cè)量電壓測(cè)量墊P2，P2’各自的電壓V2+，V2-，并透過以下公式計(jì)算焊錫凸塊B2的電阻：

ΔV2＝V2+-V2-；

R2＝ΔV2/I2。

以此已知的測(cè)量方法，當(dāng)欲測(cè)量n個(gè)焊錫凸塊的電阻時(shí)，則必須提供n個(gè)輔助凸塊、2n個(gè)電壓測(cè)量墊、以及2n個(gè)電流線路。此外，該結(jié)構(gòu)雖能對(duì)單一焊錫接點(diǎn)的變化做精確測(cè)量，但無法對(duì)整個(gè)回路上的多個(gè)焊錫接點(diǎn)做整體的觀測(cè)，于可靠度分析上并無明顯幫助。且因觀測(cè)的結(jié)構(gòu)局限于單一焊錫接點(diǎn)上，故若整體結(jié)構(gòu)于他處有產(chǎn)生微結(jié)構(gòu)的變化，該結(jié)構(gòu)將無法得知。此外，因觀測(cè)局限于單一接點(diǎn)上，若欲比較不同的測(cè)試結(jié)構(gòu)，則需生產(chǎn)大量具不同結(jié)構(gòu)的試片，此一作法將大幅增加測(cè)試與比較各結(jié)構(gòu)參數(shù)所需的成本，將不利于設(shè)計(jì)層面的可靠度檢驗(yàn)。

因此，本領(lǐng)域亟需一種凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)，使可于測(cè)量總電阻的同時(shí)，觀察到各分段的電阻，并可減少大量凱文結(jié)構(gòu)同時(shí)存在時(shí)所需的測(cè)量用金屬墊數(shù)量，大幅縮減試片面積、降低可靠度測(cè)試成本、降低缺陷分析的定位難度、降低測(cè)試試片的生產(chǎn)成本、與降低參數(shù)最佳化所需的時(shí)間，且可大幅提升現(xiàn)有封裝與測(cè)試產(chǎn)業(yè)的可靠度分析效率。

發(fā)明內(nèi)容

為達(dá)成上述目的，本發(fā)明提供了一種凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)，包括：多個(gè)連接凸塊，排列呈一線；至少一第一連接墊；以及至少一第二連接墊；其中，該多個(gè)連接凸塊中的第n個(gè)連接凸塊與第n+1個(gè)連接凸塊以該第一連接墊電性連接，該第n+1個(gè)連接凸塊與第n+2個(gè)連接凸塊以該第二連接墊電性連接，n為1以上的奇數(shù)(即，n＝1，3，5，...等)；該第一連接墊與一第一電壓測(cè)量墊連接；該第二連接墊與一輔助連接墊連接，該輔助連接墊與一輔助凸塊(auxiliary?bump)連接，一第二電壓測(cè)量墊連接至該輔助凸塊。

以本發(fā)明的凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)測(cè)量電阻，當(dāng)欲測(cè)量n個(gè)焊錫凸塊的電阻時(shí)，僅需提供n/2個(gè)輔助凸塊、n個(gè)電壓測(cè)量墊、以及1對(duì)電流線路。相較于已知技術(shù)中(須提供n個(gè)輔助凸塊、2n個(gè)電壓測(cè)量墊、以及2n個(gè)電流線路)，本發(fā)明的凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)可降低輔助凸塊的使用量(僅需已知技術(shù)中一半數(shù)量的輔助凸塊)、可降低電壓測(cè)量墊的使用量(僅需已知的技術(shù)中一半數(shù)量的電壓測(cè)量墊)。再者，本發(fā)明的凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)可大幅降低可靠度測(cè)試的成本、降低缺陷分析的定位難度、降低測(cè)試試片的生產(chǎn)成本、與降低參數(shù)最佳化所需的時(shí)間，于封裝與測(cè)試產(chǎn)業(yè)將有重大幫助，且可大幅提升現(xiàn)有封裝與測(cè)試產(chǎn)業(yè)的可靠度分析效率。

本發(fā)明的凸塊接點(diǎn)的電阻測(cè)量結(jié)構(gòu)結(jié)合了凱文結(jié)構(gòu)與花環(huán)結(jié)構(gòu)。