[發(fā)明專利]用于形成柵溝槽結(jié)構(gòu)的方法和用于制造溝槽MOSFET結(jié)構(gòu)的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110205778.2
• 申請(qǐng)日: 2011-07-21
• 公開(kāi)（公告）號(hào): CN102347228A
• 公開(kāi)（公告）日: 2012-02-08
• 發(fā)明（設(shè)計(jì)）人: 羅伯特·J·普泰爾
• 申請(qǐng)（專利權(quán)）人: 飛兆半導(dǎo)體公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L21/285;H01L21/336
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 余剛;吳孟秋

相關(guān)申請(qǐng)的交叉引用?

本申請(qǐng)要求2010年7月21日提交的美國(guó)臨時(shí)申請(qǐng)序列號(hào)No.61/366,372的權(quán)益，其全部?jī)?nèi)容通過(guò)引用結(jié)合在此。?

技術(shù)領(lǐng)域

本申請(qǐng)一般而言涉及半導(dǎo)體器件和制造這種器件的方法。更具體地，本申請(qǐng)公開(kāi)了包含柵溝道(gate?trench)結(jié)構(gòu)的半導(dǎo)體器件，其中柵導(dǎo)體(gate?conductor)由包含微波活化摻雜劑的導(dǎo)電硅層形成。?

背景技術(shù)

在多種電子設(shè)備中使用包含集成電路(IC)或分立器件(discrete?device)的半導(dǎo)體器件。IC器件(或芯片，或分立器件)包含已制造在半導(dǎo)體材料的襯底表面中的小型化電子電路。該電路包括多個(gè)重疊層，包括含有能夠擴(kuò)散到襯底中的摻雜劑的層(稱為擴(kuò)散層)或含有被植入到襯底中的離子的層(植入層)。其他層為導(dǎo)體(多晶硅或金屬層)或?qū)щ妼又g的連接(過(guò)孔或接觸層)。可以在疊層(layer-by-layer)處理中制作IC器件或分立器件，該疊層處理使用多個(gè)步驟的組合，包括生長(zhǎng)層、圖像化、沉積、蝕刻、摻雜和清潔。通常使用硅晶片作為襯底，并且使用光刻法(photolithography)標(biāo)記襯底的待摻雜或待沉積的不同區(qū)域并限定多晶硅、絕緣體或金屬層。?

一種類型的半導(dǎo)體器件，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件能夠廣泛地用于包括汽車電子設(shè)備、磁盤(pán)驅(qū)動(dòng)器和電源的多種電子設(shè)備中。有些MOSFET器件能夠形成在已構(gòu)建在襯底中的溝槽中。使溝槽構(gòu)造吸引注意的一個(gè)特征在于，電流垂直流過(guò)MOSFET的溝道。這允許比其他MOSFET更高的電池(cell)和/或電流溝道密度，在這些其他MOSFET中電流水平地流過(guò)溝道且之后垂直地通過(guò)漏極(drain)。溝槽MOSFET器件包含形成在溝槽中的柵結(jié)構(gòu)，其中該柵結(jié)構(gòu)包含位于溝槽的側(cè)壁和底部上(即鄰近襯底材料)的柵絕緣層，其中在柵絕緣層上已形成有導(dǎo)電層。?

發(fā)明內(nèi)容

本申請(qǐng)記載半導(dǎo)體器件和制造這種器件的方法。該半導(dǎo)體器件包含在上部部分中具有溝槽的襯底、位于溝槽的側(cè)壁和底部上的柵絕緣層以及位于柵氧化層上的非晶硅或多晶硅材料的導(dǎo)電柵。非晶硅或多晶硅層可摻雜有已通過(guò)微波活化(activate，激活)的氮以及B和/或P摻雜劑。該器件可通過(guò)以下方法制造，即在半導(dǎo)體襯底的上表面中設(shè)置溝槽、在溝槽側(cè)壁和底部上形成柵絕緣層以及在柵絕緣層上沉積摻雜的非晶硅或多晶硅層，并且之后在低溫下利用微波對(duì)沉積的非晶硅或多晶硅層進(jìn)行活化。由于在低溫處理期間Si晶粒運(yùn)動(dòng)減少，因而所形成的多晶硅或非晶硅層包含較少空隙(void)。?

附圖說(shuō)明

根據(jù)附圖能夠更好地理解以下說(shuō)明，其中：?

圖1示出制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含襯底和外延(或“外”)層，在外延層的上表面具有掩模；?

圖2示出用于制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含形成在外延層中的溝槽；

圖3示出用于制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含位于溝槽中的柵絕緣層；?

圖4示出用于制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含形成在柵絕緣層上的導(dǎo)電Si柵；?

圖5示出用于制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含位于柵上的絕緣帽；以及?

圖6示出用于制造半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例，該半導(dǎo)體結(jié)構(gòu)包含溝槽MOSFET器件。?

附圖示出了半導(dǎo)體器件和用于制造這種器件的方法的具體方面。與以下說(shuō)明一起，附圖例證并解釋了這些方法的原理以及通過(guò)這些方法產(chǎn)生的結(jié)構(gòu)。在附圖中，為了清楚起見(jiàn)而夸大了層的厚度和區(qū)域范圍。不同附圖中的相同參考數(shù)字表示相同的元件，且因此將不再重復(fù)其說(shuō)明。對(duì)于文中所使用的術(shù)語(yǔ)“在……上”、“附于”或“接合于”，一個(gè)物體(例如，材料、層、襯底等)可以是位于、附于或接合于另一物體，而無(wú)論該物體是直接位于、附于或接合于該另一物體或者是在該一個(gè)物體與該另一物體之間存在一個(gè)或多個(gè)插入的物體。同樣，如果提供了方向(例如，之上、之下、頂部、底部、側(cè)部、上、下、下面、上方、上部、下部、水平、垂直、“x”、“y”、“z”等)，其為相對(duì)的方向且僅作為實(shí)例而被提供并為了便于示出和討論，而不是為了進(jìn)行限制。另外，當(dāng)參考一系列元件(例如元件a、b、c)時(shí)，該參考自身旨在包括所列出的任何元件自身、小于所有列出元件的任何組合和/或所有列出元件的組合。?

具體實(shí)施方式