[發(fā)明專利]一種POP封裝的SOC芯片DRAM輸入/輸出測試方法和裝置

有效

• 申請?zhí)枺?/td>: 201110205287.8
• 申請日: 2011-07-21
• 公開（公告）號: CN102890970A
• 公開（公告）日: 2013-01-23
• 發(fā)明（設(shè)計）人: 丁杰;鮑東山
• 申請（專利權(quán)）人: 廣東新岸線計算機系統(tǒng)芯片有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

?

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，尤其涉及一種POP封裝的SOC芯片DRAM輸入/輸出測試方法和裝置。

?

背景技術(shù)

目前POP(Package?on?package)封裝技術(shù)在手機等消費電子設(shè)備封裝DRAM(Dynamic?Rand?Access?Memory)芯片時被廣泛使用，即是DRAM芯片封裝在SOC(System?on?Chip)芯片之上，如圖1所示。在現(xiàn)有技術(shù)中，對芯片進行測試時，都是對已封裝完成的SOC進行功能性測試，而對于POP封裝完成的芯片，需要對SOC進行IO(Input/output)測試時，卻十分麻煩。一方面，DRAM?IO?引腳在SOC的下面是一種選擇，但引腳在下面，會使得SOC?IO增加，使得封裝面積增大，由于成本考慮，封裝面積不要太大，因此DRAM?IO?不能出在下面。另一方面，DRAM?IO引腳在SOC芯片上面，但如果引腳在SOC上面，封裝測試DRAM?IO?時，很難對SOC芯片進行直接的IO測試。

?

發(fā)明內(nèi)容

有鑒于此，本發(fā)明所要解決的技術(shù)問題是在POP封裝中，將DRAM?IO出在芯片上面的情況下，完成就SOC芯片的IC測試，為此，本發(fā)明提供一種POP封裝的SOC芯片DRAM輸入/輸出測試方法和裝置。為了對披露的實施例的一些方面有一個基本的理解，下面給出了簡單的概括。該概括部分不是泛泛評述，也不是要確定關(guān)鍵／重要組成元素或描繪這些實施例的保護范圍。其唯一目的是用簡單的形式呈現(xiàn)一些概念，以此作為后面的詳細說明的序言。

本發(fā)明的一方面是提供一種POP封裝的SOC芯片DRAM輸入/輸出測試裝置，包括：

SOC芯片上與DRAM?IO連接的內(nèi)建自測模塊IOBIST，所述IOBIST用于發(fā)送校驗碼到DRAM?IO；

所述IOBIST接收并核對返回后的校驗碼；

通用輸入/輸出模塊GPIO與IOBIST連接，所述GPIO用于判斷校驗碼是/否相同，確定DRAM?IO合格/故障。

在一些可選的實施例中，所述的校驗碼是奇偶校驗碼或預(yù)存值校驗碼。

在一些可選的實施例中，所述的DRAM?IO包括：

選項卡通輸入端OE?與控制電路連接，所述OE端保持高電平；

輸入端DO與所述IOBIST連接，所述DO端用于接收所述校驗碼；

輸出端DI與所述IOBIST連接，所述DI端用于返回所述校驗碼。

本發(fā)明的另一方面是提供一種POP封裝的SOC芯片DRAM輸入/輸出測試方法，其特征在于，包括：

內(nèi)建自測模塊IOBIST發(fā)送校驗碼到DRAM?IO；

所述IOBIST接收并核對返回后的校驗碼；

通用輸入/輸出模塊GPIO判斷校驗碼是/否相同，確定DRAM?IO合格/故障。

在一些可選的實施例中，所述的校驗碼是奇偶校驗碼或預(yù)存值校驗碼。

在一些可選的實施例中，所述的DRAM?IO中：

選項卡通輸入端OE保持高電平；

輸入端DO接收所述校驗碼；

輸出端DI返回所述校驗碼。

?

說明書附圖

圖1是POP封裝示意圖；

圖2是本發(fā)明的測試裝置示意圖；

圖3是DRAM?IO的三臺緩沖器示意圖；

圖4是DRAM?IO的三臺緩沖器示意圖；

圖5是本發(fā)明的測試方法流程圖。

?

具體實施方式

以下描述和附圖充分地示出本發(fā)明的具體實施方案，以使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`它們。其他實施方案可以包括結(jié)構(gòu)的、邏輯的、電氣的、過程的以及其他的改變。實施例僅代表可能的變化。除非明確要求，否則單獨的組件和功能是可選的，并且操作的順序可以變化。一些實施方案的部分和特征可以被包括在或替換其他實施方案的部分和特征。本發(fā)明的實施方案的范圍包括權(quán)利要求書的整個范圍，以及權(quán)利要求書的所有可獲得的等同物。在本文中，本發(fā)明的這些實施方案可以被單獨地或總地用術(shù)語“發(fā)明”來表示，這僅僅是為了方便，并且如果事實上公開了超過一個的發(fā)明，不是要自動地限制該應(yīng)用的范圍為任何單個發(fā)明或發(fā)明構(gòu)思。

在一些可選的實施例中，POP封裝的SOC芯片DRAM輸入/輸出測試裝置，包括：

SOC芯片上與DRAM?IO連接的內(nèi)建自測模塊IOBIST，所述IOBIST用于發(fā)送校驗碼到DRAM?IO；