[發明專利]一種POP封裝的SOC芯片DRAM輸入/輸出測試方法和裝置有效
| 申請號： | 201110205287.8 | 申請日： | 2011-07-21 |
| 公開（公告）號： | CN102890970A | 公開（公告）日： | 2013-01-23 |
| 發明（設計）人： | 丁杰;鮑東山 | 申請（專利權）人： | 廣東新岸線計算機系統芯片有限公司 |
| 主分類號： | G11C29/56 | 分類號： | G11C29/56 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 100084 北京市海淀區中關村*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 pop 封裝 soc 芯片 dram 輸入 輸出 測試 方法 裝置 | ||
1.一種POP封裝的SOC芯片DRAM輸入/輸出測試裝置，其特征在于，包括：
SOC芯片上與DRAM?IO連接的內建自測模塊IOBIST，所述IOBIST用于發送校驗碼到DRAM?IO；
所述IOBIST接收并核對返回后的校驗碼；
通用輸入/輸出模塊GPIO與IOBIST連接，所述GPIO用于判斷校驗碼是/否相同，確定DRAM?IO合格/故障。
2.如權利要求1所述的裝置，其特征在于，所述的校驗碼是奇偶校驗碼或預存值校驗碼。
3.如權利要求1所述的裝置，其特征在于，所述的DRAM?IO包括：
選項卡通輸入端OE?與控制電路連接，所述OE端保持高電平；
輸入端DO與所述IOBIST連接，所述DO端用于接收所述校驗碼；
輸出端DI與所述IOBIST連接，所述DI端用于返回所述校驗碼。
4.一種POP封裝的SOC芯片DRAM輸入/輸出測試方法，其特征在于，包括：
內建自測模塊IOBIST發送校驗碼到DRAM?IO；
所述IOBIST接收并核對返回后的校驗碼；
通用輸入/輸出模塊GPIO判斷校驗碼是/否相同，確定DRAM?IO合格/故障。
5.如權利要求4所述的方法，其特征在于，所述的校驗碼是奇偶校驗碼或預存值校驗碼。
6.如權利要求4所述的方法，其特征在于，所述的DRAM?IO中：
選項卡通輸入端OE保持高電平；
輸入端DO接收所述校驗碼；
輸出端DI返回所述校驗碼。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于廣東新岸線計算機系統芯片有限公司，未經廣東新岸線計算機系統芯片有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110205287.8/1.html，轉載請聲明來源鉆瓜專利網。
