[發(fā)明專(zhuān)利]一種CMOS帶隙基準(zhǔn)電壓源

有效

• 申請(qǐng)?zhí)枺?/td>: 201110204365.2
• 申請(qǐng)日: 2011-07-21
• 公開(kāi)（公告）號(hào): CN102890526A
• 公開(kāi)（公告）日: 2013-01-23
• 發(fā)明（設(shè)計(jì)）人: 劉明;張君宇;張滿(mǎn)紅;霍宗亮;謝常青;潘立陽(yáng);陳映平;劉阿鑫
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): G05F3/30
• 分類(lèi)號(hào): G05F3/30
• 代理公司: 北京市德權(quán)律師事務(wù)所 11302
• 代理人: 王建國(guó)

技術(shù)領(lǐng)域

本發(fā)明涉及一種CMOS帶隙基準(zhǔn)電壓源，尤其涉及一種無(wú)需運(yùn)算放大器和啟動(dòng)電路的CMOS帶隙基準(zhǔn)電壓源，屬于模擬集成電路技術(shù)領(lǐng)域。

背景技術(shù)

基準(zhǔn)電壓源是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準(zhǔn)，或由其轉(zhuǎn)化為高精度電流基準(zhǔn)，為其它功能模塊提供精確、穩(wěn)定的偏置的電路。它是模擬集成電路和混合集成電路中非常重要的模塊。基準(zhǔn)源輸出的基準(zhǔn)信號(hào)穩(wěn)定，與電源電壓、溫度以及工藝的變化無(wú)關(guān)。

隨著如今集成電路的飛速發(fā)展，競(jìng)爭(zhēng)日益激烈。如何壓縮制作成本，提高產(chǎn)品精度和質(zhì)量成為了能否立足的關(guān)鍵。在相同的工藝條件下，占用更小的面積往往意味著更低的成本。電路結(jié)構(gòu)的復(fù)雜程度也影響著產(chǎn)品的良率，進(jìn)而影響成本。因此，簡(jiǎn)單而又實(shí)用的電路模塊還是有其存在價(jià)值的。

發(fā)明內(nèi)容

本發(fā)明針對(duì)隨著如今集成電路的飛速發(fā)展，競(jìng)爭(zhēng)日益激烈，如何壓縮制作成本，提高產(chǎn)品精度和質(zhì)量成為了能否立足的關(guān)鍵的需求，提供一種CMOS帶隙基準(zhǔn)電壓源。

本發(fā)明解決上述技術(shù)問(wèn)題的技術(shù)方案如下：一種CMOS帶隙基準(zhǔn)電壓源包括輸入電流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、電阻R1、電阻R2、電阻R3、三極管Q1和三極管Q2；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6的源端和襯底均接到最高電位電源電壓VDD；所述PMOS管MP1的柵端和漏端同時(shí)接到輸入電流源Iref，同時(shí)柵端接到PMOS管MP2和PMOS管MP3的柵端；所述PMOS管MP2的漏端接到電阻R1的一端，所述電阻R1的另一端接三極管Q1的發(fā)射極，所述三極管Q1的基極和集電極同時(shí)接地；所述PMOS管MP3的漏端接到電阻R2的一端，所述電阻R2的另一端接三極管Q2的發(fā)射極，所述三極管Q2的基極和集電極同時(shí)接地；所述PMOS管MP2的漏端還連接到NMOS管MN1的柵端；所述PMOS管MP?3的漏端還同時(shí)連接到NMOS管MN2和NMOS管MN3的柵端；所述PMOS管MP4的柵端和漏端同時(shí)連接到NMOS管MN1的源端；所述PMOS管MP5的柵端和漏端同時(shí)連接到NMOS管MN2的源端作為負(fù)載二極管；所述PMOS管MP4的柵端和PMOS管MP6的柵端相連，起到鏡像電流的作用；所述NMOS管MN1、NMOS管MN2和NMOS管MN3的源端和襯底均同時(shí)接地；所述PMOS管MP6的漏端和NMOS管MN3的源端連接在一起后同時(shí)連接到電阻R3的一端，從而獲得基準(zhǔn)電壓VREF，所述電阻R3的另一端接地。

本發(fā)明的有益效果是：本發(fā)明CMOS帶隙基準(zhǔn)電壓源由于未采用運(yùn)算放大器和自啟動(dòng)電路，版圖上占用面積會(huì)顯著減小，結(jié)構(gòu)簡(jiǎn)單，需要規(guī)避的風(fēng)險(xiǎn)更小，有助于提高產(chǎn)品良率；同時(shí)由于沒(méi)有運(yùn)算放大器，也不會(huì)受到運(yùn)算放大器的失調(diào)影響，有利于精度的提高；在本發(fā)明中將兩個(gè)具有負(fù)溫度系數(shù)的值相減，得到一個(gè)與溫度近似無(wú)關(guān)的電流，讓此電流通過(guò)一個(gè)電阻，最終轉(zhuǎn)化為與溫度近似無(wú)關(guān)的電壓，利用泰勒級(jí)數(shù)展開(kāi)原理，通過(guò)調(diào)整參數(shù)，可將變量中隨溫度變化的一階和二階分量同時(shí)消除，達(dá)到二階補(bǔ)償?shù)男Ч?/p>

附圖說(shuō)明

圖1為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)圖；

圖2為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的版圖；

圖3為本發(fā)明CMOS帶隙基準(zhǔn)電壓源的仿真波形圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

在模擬電路中，一般需要一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電壓，一直以來(lái)，都是采用帶隙基準(zhǔn)電壓源來(lái)實(shí)現(xiàn)這一功能，在傳統(tǒng)的帶隙基準(zhǔn)源中，通常需要一個(gè)高增益的運(yùn)算放大器和防止“零工作點(diǎn)”的啟動(dòng)電路，這些無(wú)疑給電路設(shè)計(jì)增加了難度，同時(shí)也占用了大量的面積。本發(fā)明帶隙基準(zhǔn)電壓源無(wú)需運(yùn)算放大器和啟動(dòng)電路，不存在零工作點(diǎn)的狀態(tài)，且面積占用很小，利用一個(gè)與溫度成正比的電壓和一個(gè)與溫度成反比的電壓以一定比例疊加，將兩個(gè)具有負(fù)溫度系數(shù)的值相減，調(diào)整參數(shù)，利用泰勒級(jí)數(shù)展開(kāi)原理獲得二階補(bǔ)償?shù)男Ч纯稍谛枰臏囟葏^(qū)間得到溫度系數(shù)近似0的電壓，從而得到一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電壓。