[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201110195551.4
• 申請日: 2011-07-13
• 公開（公告）號: CN102881632A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 周鳴;洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種改善銅金屬互連線與碳化硅阻障層之間附著性的方法。

背景技術

銅金屬具有低電阻常數和高電子遷移阻抗，因此，采用銅金屬作為金屬互連線可以降低互連層的厚度，減小互連層間的分布電容，進而提高信號傳輸速度。由于銅金屬易受到氧化，且容易擴散到相鄰的材料中去，所以，采用銅金屬作為金屬互連線，需要在銅互連線上覆蓋阻障層將其封住。

通常采用氮化硅作為阻障層的材料，傳統的利用硅烷（SiH₄）和氨氣（NH₃）反應生成氮化硅的方法形成的阻障層材料中含有大量的硅氫（Si-H）鍵，其中的氫可以通過銅金屬擴散到相鄰的介電層中，進而影響介電層的擊穿特性，導致器件性能下降。采用其他有機前體形成碳化硅、摻雜氮的碳化硅或者諸如碳氧化硅、碳氫化硅之類摻雜其他元素的碳化硅作為阻障層材料可以解決氫影響介電層擊穿特性的問題。但是，銅金屬與上述碳化硅阻障層之間的界面特性較差，從而影響到二者之間的附著性，最終影響擊穿電壓（VBD）、經時介電擊穿（TDDB）、電遷移（EM）、應力遷移（SM）等相關電參數，導致器件的電遷移失效等問題。同時，對于從完成化學機械研磨去除多余的銅金屬到開始沉積碳化硅阻障層之間的時間間隔的要求也會相應縮短，不利于前后制造工序之間的轉換。

因此，需要提出一種方法，改善銅金屬互連線與碳化硅阻障層之間的附著性，有效阻止銅金屬的擴散。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線；在所述絕緣層以及銅金屬互連線上形成附著層，所述附著層為摻雜碳的富氮化硅層；在所述附著層上形成阻障層。

優選地，采用化學氣相沉積工藝形成所述附著層。

優選地，形成所述附著層的前體材料包括六甲基二硅氮烷。

優選地，形成所述附著層的前體材料還包括氰胺。

優選地，六甲基二硅氮烷的流量為100-1000sccm，氰胺的流量為100-500sccm。

優選地，采用氦氣作為所述化學氣相沉積的載氣。

優選地，氦氣的流量為1000-3000sccm。

優選地，所述化學氣相沉積過程是在壓力3-7Torr，功率50-500W的條件下進行的。

優選地，所述附著層的厚度為20-100埃。

優選地，采用化學氣相沉積工藝或旋涂工藝形成所述阻障層。

優選地，所述阻障層的材料是碳化硅、摻雜氮的碳化硅、碳氧化硅或碳氫化硅。

優選地，采用原位沉積工藝形成所述附著層。

優選地，所述絕緣層為具有低介電常數的材料層。

根據本發明，可以改善銅金屬互連線與碳化硅阻障層之間的附著性，有效阻止銅金屬的擴散。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A-圖1C為本發明提出的改善銅金屬互連線與碳化硅阻障層之間附著性的方法的各步驟的示意性剖面圖；

圖2為本發明提出的改善銅金屬互連線與碳化硅阻障層之間附著性的方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明如何改善銅金屬互連線與碳化硅阻障層之間的附著性。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

下面，參照圖1A-圖1C和圖2來描述本發明提出的改善銅金屬互連線與碳化硅阻障層之間附著性的方法的詳細步驟。

參照圖1A-圖1C，其中示出了本發明提出的改善銅金屬互連線與碳化硅阻障層之間附著性的方法的各步驟的示意性剖面圖。