[發明專利]優化多管芯微處理器中的頻率和性能的方法、設備和系統

有效

• 申請號: 201110189877.6
• 申請日: 2008-11-17
• 公開（公告）號: CN102243527A
• 公開（公告）日: 2011-11-16
• 發明（設計）人: J·P·阿拉里;V·喬治;S·賈哈吉達;O·拉姆丹;O·J·內森;T·齊夫
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 葉曉勇;盧江

本發明申請是本發明申請人于2008年11月17日提交的、申請號為200810182271.8、發明名稱為“優化多管芯微處理器中的頻率和性能的方法、設備和系統”的發明申請的分案申請。

技術領域

本發明涉及優化多管芯微處理器中的頻率和性能的方法、設備和系統。

背景技術

本發明的實施例涉及微處理器的熱管理，更具體來說，涉及經由穿越多個管芯(die)復制狀態的串行鏈路來優化多管芯微處理器的頻率和性能。

在多核微處理器中，可能希望允許核(core)使用可用功率余量(headroom)來使性能為最高。在這類情況下，核可工作在高于制造商所規定的頻率和/或電壓。當達到或超過目標溫度時，則可使用過熱降頻(thermal?throttling)來降低核的工作頻率和/或電壓。

但是，過熱降頻在某些環境中可能不會進行，例如在環境溫度十分低的情況下。在這種環境下，不存在可用于降低工作頻率和/或電壓的機制，而會允許處理器在某個不確定的時間量內以高于制造商所規定的頻率/電壓運行。在這種情況下，功率傳送系統必須過度設計，以便供應系統所需的額外的電力。

隨著朝多管芯處理器的發展，各管芯不能輕易確定相對于空閑或活動狀態的其它管芯的狀態。因此，這就妨礙了設置多管芯處理器的最佳頻率和性能。一種低效解決方案是布置專用信號線來發送和接收核功率狀態。然而，這種解決方案的成本直接與核的數量以及核功率狀態的數量成正比。

發明內容

本發明提供一種具有第一座(site)和第二座的處理器，包括：發送和接收所述第一座和第二座上的每個相應核的功率狀態的接口；以及所述第一座中的頻率選擇邏輯，與所述接口耦合，從所述第二座接收每個相應核的功率狀態，至少部分地根據所述第一座和第二座的各核的功率狀態來確定所述第一座和第二座上的各核的工作頻率。

本發明還提供一種設備，包括：從多座處理器接收多個核的功率狀態的接口；以及頻率選擇邏輯，至少部分地根據各核的功率狀態來確定所述多座處理器上的各核的工作頻率。

本發明還提供一種系統，包括：多座處理器，各座至少具有一個核；發送和接收所述多座處理器上的每個相應核的功率狀態的接口；以及所述多座處理器的至少一個座中的頻率選擇邏輯，與所述接口耦合，從其它座接收每個相應核的功率狀態，至少部分地根據各核的功率狀態來確定所述多座處理器上的各核的工作頻率。

附圖說明

通過以下結合附圖的詳細描述，能夠更好地了解本發明，附圖包括：

圖1是根據一些實施例的坐標圖。

圖2是根據一些實施例的坐標圖。

圖3是根據一些實施例的設備的圖示。

圖4是根據一些實施例的設備的圖示。

圖5是根據一些實施例的設備的圖示。

圖6是根據一些實施例的系統的圖示。

圖7是根據一些實施例的流程圖的方法。

具體實施方式

為了便于說明，以下描述中提出了大量細節，以便透徹地了解本發明的實施例。但是，本領域的技術人員清楚地知道，為了實施以下要求權利的本發明，這些具體細節不是必要的。

本發明的實施例涉及使用專用接口在多管芯微處理器中的多個核之間發送核狀態。雖然以下論述集中在雙核和四核處理器的實現，但是本領域的技術人員會理解，實施以下要求權利的本發明可支持還具有不同數量的核的多核處理器以及具有多個處理元件或邏輯元件的例如微控制器、專用集成芯片(ASIC)的任何集成芯片。

本發明涉及并且可結合先前提交申請的實施例。該申請(代理機構檔案號P23316)的標題為“A?Method，Apparatus，and?System?for?Increasing?Single?Core?Performance?in?Multi-core?Microprocessor”，序列號為XXXXXXX。

本文所使用的“單核加速模式(single?core?turbo?mode)”是多核微處理器的一種操作模式。當多核微處理器處于單核加速模式中時，多核處理器可工作在更高的操作點，因此，至少一個核可以更高的工作頻率和/或電壓運行，只要至少一個核保持空閑。因此，在單核加速模式中，一個或多個空閑核的功率和熱余量可用來提高非空閑的一個或多個核的工作頻率。