[發明專利]層疊式半導體封裝及其制造方法

無效

• 申請號: 201110187906.5
• 申請日: 2011-05-06
• 公開（公告）號: CN102254890A
• 公開（公告）日: 2011-11-23
• 發明（設計）人: 李圭遠;趙哲浩;都恩惠;金祉夽;申熙珉
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L21/60;H01L21/56;H01L25/065
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明涉及層疊式半導體封裝及其制造方法。

背景技術

在半導體行業中，用于半導體集成電路的封裝技術正在持續發展以滿足對于小型化和裝配效率的需求。例如，對小型化的需求加速了尺寸近似于芯片的封裝的技術的發展，并且對裝配可靠性的需求突顯了用于提高裝配工作效率以及裝配之后機械及電可靠性的封裝技術的重要性。此外，由于在電氣和電子產品中對小型化和高性能的需要，在本領域中層疊技術已被提出并且目前正發展出各種類型。

在半導體行業中所涉及的術語“層疊”指的是豎直堆積至少兩個半導體芯片或者半導體封裝的技術。通過使用層疊技術，例如，通過層疊兩個256M的DRAM，可以配置出一個512M的DRAM。此外，由于層疊式半導體封裝在存儲容量、裝配密度和裝配面積利用效率方面提供了優點，所以層疊式半導體封裝的研究與發展正在加速。

圖1是橫截面視圖，示出一已知POP(封裝體疊層)型層疊式半導體封裝。下封裝20以及上封裝30層疊在主基板10上，同時通過焊球41和42電連接。

具體地，主基板10和下封裝20通過焊球41彼此電連接，該焊接球41在形成于主基板10上表面上的球島狀圖案11與形成于下封裝20的基板21下表面上的球島狀圖案23A之間形成，并且下封裝20與上封裝30通過焊球42彼此電連接，該焊球42在形成于下封裝20的基板21的上表面上的球島狀圖案23B與形成于上封裝30的基板31的下表面上的球島狀圖案33之間形成。

未闡明的附圖標記22、24、25和26分別指的是構成下封裝20的第一半導體芯片、第一粘接件、第一接合線以及下模制部件，以及未闡明的附圖標記32、34、35和36分別指的是構成上封裝30的第二半導體芯片、第二粘接件、第二接合線以及上模制部件。

然而，在已知的層疊式半導體封裝中，當對焊球41和42實施回流工藝時，在主基板10、下封裝20以及上封裝30中可能出現翹曲，并且由于翹曲的出現，在焊球41和42中可能出現裂縫。裂縫的出現可能導致不合格產品的產生，由此制造產量和生產率可能惡化。

發明內容

本發明的實施方式針對層疊式半導體封裝以及能抑制失效發生的該結構制造方法。

在本發明的一示例性實施方式中，層疊式半導體封裝包括：含有多個半導體封裝和粘接件的半導體封裝模塊，其中每個半導體封裝具有第一表面、背對該第一表面的第二表面、連接第一表面與第二表面的側表面以及形成在該側表面以穿過該第一表面與第二表面的貫通孔，并且該多個半導體封裝層疊使得它們的貫通孔彼此豎直連接，以及所述粘接件形成在半導體封裝之間并且將半導體封裝彼此附接；主基板，支撐半導體封裝模塊且在其面向半導體封裝模塊的第三表面上形成有與貫通孔對準的主連接墊；以及導電連接件，形成在貫通孔中，并且電連接半導體封裝與主連接墊。

在本發明的另一示例性實施方式中，一種用于制造層疊式半導體封裝的方法包括步驟：形成多個半導體封裝，每個半導體封裝均具有第一表面、背對該第一表面的第二表面以及連接第一表面和第二表面的側表面，并在側表面上形成有穿過第一表面和第二表面的貫通孔；以部分覆蓋在半導體封裝的第二表面敞開的貫通孔的橫截面的方式，將第一粘接件附接到半導體封裝的第二表面；將焊球插入貫通孔中；在形成有主連接墊的主基板上層疊該半導體封裝，使得半導體封裝的貫通孔彼此豎直連接；以及回流該焊球，由此形成電連接半導體封裝與主連接墊的導電連接件。

在本發明的另一示例性實施方式中，層疊式半導體封裝包括：多個半導體封裝模塊，每個半導體封裝模塊包括多個半導體封裝和粘接件，其中每個半導體封裝具有第一表面、背對該第一表面的第二表面、連接第一表面與第二表面的側表面、以及形成在該側表面上以穿過該第一表面和第二表面的貫通孔，并且該多個半導體封裝層疊使得它們的貫通孔彼此豎直地連接，以及所述粘接件形成在半導體封裝之間并且將半導體封裝彼此附接，并且該多個半導體封裝模塊以矩陣形式形成為彼此鄰接，使得在豎直方向上連接的半導體封裝的貫通孔在水平方向上連接；以及主基板，支撐該半導體封裝模塊且在其面向半導體封裝模塊的第三表面上形成有主連接墊，該主連接墊與在豎直方向上相連的貫通孔對準；以及導電連接件，形成在貫通孔中，并且電連接半導體封裝與主連接墊。

附圖說明

圖1是橫截面視圖，示出一已知POP型層疊式半導體封裝；

圖2是透視圖，示出根據本發明一示例性實施方式的層疊式半導體封裝；

圖3是沿圖2的線I-I′截取的橫截面視圖；

圖4是圖2所示的半導體封裝的部分剖面透視圖；