[發(fā)明專利]隔離腔體及其制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201110186032.1
• 申請(qǐng)日: 2011-07-04
• 公開（公告）號(hào): CN102259829A
• 公開（公告）日: 2011-11-30
• 發(fā)明（設(shè)計(jì)）人: 張挺;謝志峰;邵凱
• 申請(qǐng)（專利權(quán)）人: 上海先進(jìn)半導(dǎo)體制造股份有限公司
• 主分類號(hào): B81C1/00
• 分類號(hào): B81C1/00;B81C3/00;B81B7/00
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳亮

技術(shù)領(lǐng)域

本發(fā)明涉及微機(jī)電系統(tǒng)制造技術(shù)領(lǐng)域，具體來說，本發(fā)明涉及一種隔離腔體及其制造方法。

背景技術(shù)

在MEMS(微機(jī)電系統(tǒng))壓力傳感器、微流器件和其他應(yīng)用中，微小的隔離的腔體是重要的部件，這些腔體有些是真空的，有些是充有氣體或者是液體的。在不同的應(yīng)用中，這些隔離腔體具有不同的作用，例如在壓力傳感器中，隔離腔體就作為實(shí)現(xiàn)壓力比較的背景壓力。

為了實(shí)現(xiàn)上述不同應(yīng)用中的腔體的制造，研究人員提出了各種不同的方法，例如在MEMS領(lǐng)域中普遍存在的一種做法是：通過背面工藝在硅晶圓的一面形成凹槽，隨后在背面作陽極鍵合實(shí)現(xiàn)硅晶圓與玻璃基底之間的鍵合。鍵合過程中，在高溫下，通過高壓的施加實(shí)現(xiàn)硅晶圓與玻璃基底離子的遷移，實(shí)現(xiàn)兩塊基片的陽極鍵合，鍵合溫度普遍超過400度。

一般地，上述背面工藝中玻璃基底中存在的鈉離子和鉀離子會(huì)對(duì)CMOS工藝產(chǎn)生污染，故其與眾多傳統(tǒng)的CMOS制造工藝不兼容。另外，通過這種方法實(shí)現(xiàn)的腔體所在的基底整個(gè)厚度很厚(是硅晶圓和玻璃的總厚度)，大約有數(shù)百微米，并且很難減薄，不適合半導(dǎo)體器件的小型化趨勢(shì)。

中國發(fā)明專利(申請(qǐng)?zhí)枺?00610054435.X，申請(qǐng)日：2006.7.13，發(fā)明名稱：壓力傳感器硅諧振膜的制造方法)公開了一種壓力傳感器硅諧振膜的制造方法，具體采用SOI(絕緣體上硅)與有圖形的硅基底進(jìn)行鍵合，隨后通過減薄、濕法腐蝕形成硅諧振膜。利用此方法需要采用價(jià)格昂貴的絕緣體上硅片，并且在鍵合完畢后，破壞性地去除絕緣體上硅片上的多余部分。因此，此方法的制造成本很高。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種隔離腔體及其制造方法，能夠減薄隔離腔體上覆蓋層的厚度，并且降低制造成本。

為解決上述技術(shù)問題，本發(fā)明提供一種隔離腔體的制造方法，包括步驟：

提供第一基底，在所述第一基底上刻蝕形成腔體槽；

提供第二基底，通過離子注入法在所述第二基底中形成摻雜層，所述第二基底被所述摻雜層從中劃分出一表層基底；

將所述第一基底和所述第二基底面對(duì)面進(jìn)行鍵合，在所述第一基底和所述第二基底之間封閉有腔體；以及

以所述摻雜層為界，將所述表層基底與所述第二基底分割開，所述表層基底仍保留于所述第一基底的表面，繼續(xù)與所述第一基底之間構(gòu)成所述腔體。

可選地，所述方法通過注入H原子、B原子、O原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子和As原子中的一種或者多種，在所述第二基底中形成摻雜層。

可選地，位于所述第二基底表層的所述表層基底的厚度為0.05-5μm。

可選地，通過退火工藝將所述表層基底與所述第二基底分割開。

可選地，所述退火工藝的溫度為150℃-1050℃。

可選地，所述退火工藝的溫度為200℃-600℃。

可選地，所述第二基底為半導(dǎo)體基底。

可選地，所述方法在將所述表層基底與所述第二基底分割開之后，還包括在所述表層基底上方制造其他半導(dǎo)體器件。

可選地，所述其他半導(dǎo)體器件包括壓阻器件、溫阻器件和晶體管。

可選地，在所述表層基底上方制造所述壓阻器件包括步驟：

通過光刻和離子注入工藝，在所述表層基底中摻雜，形成壓阻條或者溫阻條；以及

通過金屬的淀積和光刻工藝，在所述表層基底上方形成所述壓阻或者溫阻器件的引線和電極。

可選地，所述壓阻條或者溫阻條的形狀、大小或者位置，以及所述引線和/或所述電極的形狀、大小或者位置根據(jù)實(shí)際需求均是可調(diào)節(jié)的。

可選地，在所述第一基底上形成的所述腔體槽的形狀和/或深度根據(jù)實(shí)際需求是可調(diào)節(jié)的。

可選地，所述腔體的真空度由所述鍵合的工藝決定，包括真空或者常壓。

可選地，所述第一基底和所述第二基底為相同或者不同的材料。

可選地，所述第一基底由多層彼此不同的材料組成。

可選地，所述第二基底為硅材料基底。

相應(yīng)地，本發(fā)明還提供一種采用上述任一項(xiàng)所述的方法制造的隔離腔體。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：

本發(fā)明的制造方法采用正面鍵合工藝，不采用與傳統(tǒng)CMOS工藝不兼容并且價(jià)格昂貴的背面工藝，其與傳統(tǒng)的CMOS制造工藝完全兼容。

本發(fā)明在基底鍵合后通過在封蓋腔體的基底中形成的缺陷層造成的剝離效應(yīng)，通過退火實(shí)現(xiàn)表層基底之外的其余基底的剝離，在腔體的頂部可以僅保留五微米以下的材料，實(shí)現(xiàn)了基底的減薄。