[發明專利]多圈排列無載體雙IC芯片封裝件及其生產方法

有效

• 申請號: 201110181830.5
• 申請日: 2011-06-30
• 公開（公告）號: CN102231376A
• 公開（公告）日: 2011-11-02
• 發明（設計）人: 朱文輝;慕蔚;李習周;郭小偉
• 申請（專利權）人: 天水華天科技股份有限公司;華天科技（西安）有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/495;H01L23/31;H01L21/98
• 代理公司: 甘肅省知識產權事務中心 62100
• 代理人: 鮮林

1.一種多圈排列無載體雙IC芯片封裝件，包括引線框架、內引腳、IC芯片及塑封體，引線框架四邊呈數圈排列有引線框架內引腳，其特征在于所述引線框架采用無載體引線框架，所述IC芯片設有帶凸點的IC芯片（3）和不帶凸點的IC芯片（7），帶凸點的IC芯片（3）的凸點（4）設置在第一圈內引腳（8）上，帶凸點的IC芯片（3）背面設有粘片膠（13），粘片膠（13）上粘接不帶凸點的IC芯片（7），不帶凸點的IC芯片（7）上的焊盤與第二圈內引腳（9）之間焊線連接，形成鍵合線（11）。

2.根據權利要求1所述的多圈排列無載體雙IC芯片封裝件，其特征在于所述的繞圈排列的內引腳包括第一圈內引腳（8）、第二圈內引腳（9）、第三圈內引腳（16）及第四圈內引腳（18），每圈之間通過中筋（g）和邊筋（f）相連接，同一列的內引腳之間相連接。

3.根據權利要求1或2所述的多圈排列無載體雙IC芯片封裝件，其特征在于所述引線框架每邊（a、b、c、d）的內引腳平行排列。

4.根據權利要求3所述的多圈排列無載體雙IC芯片封裝件，其特征在于所述引線框架每邊（a、b、c、d）的內引腳交錯排列。

5.根據權利要求1或2所述的多圈排列無載體雙IC芯片封裝件，其特征在于所述的IC芯片（3）的凸點（4）連接在第一圈內引腳（8）上。

6.根據權利要求5所述的多圈排列無載體雙IC芯片封裝件，其特征在于所述的IC芯片（3）為倒裝上芯。

7.一種如權利要求1所述多圈排列無載體雙IC芯片封裝件的生產方法，其工藝步驟如下：

步驟1：?減薄

晶圓減薄厚度100μm～250μm，其中帶凸點芯片的晶圓厚度為250μm，粗磨速度：3μm/?s～6μm/s，精磨速度:0.6μm/s～1.0μm/s；不帶凸點芯片晶圓厚度100μm，粗磨速度：2μm/?s～4μm/s；精磨速度:0.4μm/s～0.8μm/s；?

步驟2：劃片???

≤8吋的晶圓采用DISC?3350雙刀劃片機，8吋到12吋晶圓采用A-WD-300TXB劃片機，劃片進刀速度控制在≤10mm/s；

步驟3：上芯

?一次上芯選用無載體框架和帶凸點的IC芯片（3），采用倒裝上芯；針對一次倒裝上芯的半成品，進行不帶凸點的IC芯片（7）二次上芯,采用AD828/829上芯機，在第一層帶凸點的IC芯片（3）背面先點上粘片膠（13）QMI538，再將芯片（7）吸附粘在其上面,第二層上芯的半成品在150℃下烘烤3小時；

步驟4?：底部填充&固化

對二次倒裝上芯的半成品，選用熱膨脹系數低α1＜1的絕緣材料，將下填料加熱到80℃～110℃，采用抽真空技術，將凸點（4）與框架焊盤進行底部填充，最后在QFN通用烘箱中將下填料（10）結束后的產品烘烤約15分鐘～30分鐘；

步驟5?：壓焊

對第二層無凸點芯片（7）進行焊線壓焊，與第二圈內引腳（9）之間采用低弧度鍵合方法焊接，弧高控制在100μm以內，形成鍵合線（11），所采用弧形是防止塑封沖線的高低弧或反打方法；

步驟6?：塑封

選用吸水率≤0.25%、應力膨脹系數α1≤1的低吸濕、低應力環保型塑封；

步驟7：?后固化

使用ESPEC烘箱將塑封后的產品進行后固化，采用QFN防翹曲固化夾具，固化條件：溫度為150℃，時間：5小時；

步驟8?：打印

同常規QFN打印；

步驟9：?分離引腳

磨削法分離：

先將打印完的產品框架底部進行腐蝕，腐蝕深度0.04mm～0.06mm，然后磨削,?磨削深度0.065mm～0.045mm，使相鄰引腳分離；

步驟10?：電鍍

采用化學鍍系統，先電鍍一層8μm～10μm的銅，然后再鍍7μm～15μm的純錫；其烘烤設備和工藝同普通QFN；

步驟11?：分離產品

采用雙刀切割機，將單元型產品分離成單個產品；

步驟12：產品測試、包裝入庫

產品測試、包裝入庫同普通QFN產品。