[發明專利]一種有效收集襯底電流的LDMOS制備方法

無效

• 申請號: 201110170838.1
• 申請日: 2011-06-23
• 公開（公告）號: CN102222620A
• 公開（公告）日: 2011-10-19
• 發明（設計）人: 顧學強;肖慧敏;王言虹
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體器件中的LDMOS的制備方法，特別是涉及一種有效收集襯底電流的LDMOS制備方法。

背景技術

在顯示驅動和電源管理的產品中，我們需要提供能夠耐高壓和通過大電流等特性的高壓器件。在高壓功率集成電路中常采用高壓LDMOS滿足耐高壓、實現功率控制等方面的要求。LDMOS(橫向擴散金屬氧化物半導體器件)由于更容易和CMOS工藝的兼容，被廣泛采用。我們只需要通過對CMOS工藝少量的變化就可以得到高性能的LDMOS器件。

LDMOS器件通常被用于高壓開關，當LDMOS在開關的瞬間，它在漏極和柵極區上的電壓同時達到最大，在強電場和大電流的作用下，在溝道內發生了碰撞電離，會產生大量的熱載流子和相應的襯底電流，當襯底電流大到一定的程度時，襯底寄生的NPN雙極型晶體管被開啟，并產生Snapback(快反向)的現象，最終造成器件被燒毀。所以LDMOS的安全工作區域就是小于它能承受的最大的漏極和柵極區電壓之內的范圍，為了擴大它的安全工作區域，我們就希望它能承受更大的襯底電流。而襯底電流產生在P型體區靠近溝道的區域，并通過LDMOS的P型體接觸引出去的，P型體接觸離襯底電流越近，它的引出效果越好，襯底電流被快速引出后，襯底的寄生管就不容易被開啟。圖1為現有技術中LDMOS制備方法的版圖設計的示意圖。圖2為利用圖1所示版圖形成的沿圖3中20的器件剖面結構示意圖。如圖1和圖2所示，在傳統的LDMOS的結構中，有源區包括源區9、漏區8以及體引出區11，體引出區11與源區9通過場區2相間隔，在N型漂移區5中形成有漏區8，在P型體區7中形成有源區9和體引出區11，其形成過程為：在P型體區7中進行P⁺注入，形成P⁺摻雜區作為體引出區11，在N型漂移區5和P型體區7中分別進行N⁺注入形成N型摻雜區，分別作為漏區8和源區9；在襯底上形成柵極區3，并對柵極區3進行溝道注入，以在柵極區3下方形成溝道區(圖中未標示)，其中在源區9、漏區8、柵極區3、N型漂移區5、以及P型體區7上形成有接觸孔13，由于源區9位于體引出去11與柵極區3下方的溝道區之間，則體引出區11到溝道區中間相隔源區9，故體引出區11距離溝道區較遠，造成溝道區中產生的多余的襯底電流無法及時通過體引出區11收集。

發明內容

本發明要解決的技術問題是，提供一種有效收集襯底電流的LDMOS的制備方法，用該制備方法制成的LDMOS可以更有效地收集由于碰撞電離產生的襯底電流，避免襯底電流過大而開啟寄生的NPN雙極型晶體管，防止器件進入Snapback(快反向)的現象并燒毀，從而達到擴大LDMOS的安全工作區域的目的。

為解決上述問題，本發明提供一種有效收集襯底電流的LDMOS制備方法，包括以下步驟：采用隔離工藝，定義形成有源區和場區；

在所述有源區中進行摻雜注入形成N型漂移區和P型體區，所述N型漂移區與P型體區相鄰；

沉積柵極介質層，并刻蝕形成柵極區，所述柵極區跨設于所述P型體區與N型漂移區上方；

在所述P型體區中進行低摻雜形成源區和體引出區，在所述N型漂移區中進行低摻雜形成漏區，所述源區與所述體引出區交替相鄰排列于P型體區中。

進一步的，在形成所述源區、體引出區和漏區的步驟之后，還包括以下步驟：在所述柵極區、源區、漏區以及體引出區上分別形成用于引出的若干接觸孔。

進一步的，在沉積形成柵極區介質層步驟中，還包括以下步驟：進行LDD自對準注入，并在所述柵極區兩側沉積側墻氧化物層，刻蝕以形成柵極區氧化物側墻。

進一步的，所述源區、體引出區均通過柵極區與所述漏區分隔開。

進一步的，所述源區、體引出區相鄰的邊界相接，非相鄰的邊界相應對齊。

進一步的，所述柵極區的邊界與所述源區、體引出區相接或部分重合。

進一步的，所述源區與所述漏區為N型摻雜注入區，所述體引出區為P型摻雜注入區。

進一步的，所述隔離工藝為局部氧化工藝或者淺槽隔離工藝。

進一步的，所述接觸孔的面積與源區、體引出區的面積相適配。