[發(fā)明專利]寬輸出范圍的轉(zhuǎn)換系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201110170490.6
• 申請(qǐng)日: 2011-06-20
• 公開（公告）號(hào): CN102323844A
• 公開（公告）日: 2012-01-18
• 發(fā)明（設(shè)計(jì)）人: 鄭彥誠(chéng);黃健群
• 申請(qǐng)（專利權(quán)）人: 旭曜科技股份有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 王一斌;王琦

技術(shù)領(lǐng)域

本發(fā)明涉及電壓位準(zhǔn)轉(zhuǎn)換技術(shù)，特別涉及一種寬輸出范圍的轉(zhuǎn)換系統(tǒng)。

背景技術(shù)

電壓位準(zhǔn)轉(zhuǎn)換電路通常是用來(lái)將低壓的控制信號(hào)轉(zhuǎn)換為高壓的控制信號(hào)，例如：應(yīng)用在液晶顯示器時(shí)，通常需要將數(shù)字控制信號(hào)由0伏特～3.3伏特的電壓轉(zhuǎn)換成-15伏特～20伏特的電壓，以驅(qū)動(dòng)薄膜晶體管，故需要通過(guò)電壓位準(zhǔn)轉(zhuǎn)換電路來(lái)進(jìn)行電壓位準(zhǔn)移轉(zhuǎn)。

圖1為現(xiàn)有電壓位準(zhǔn)轉(zhuǎn)換電路100的結(jié)構(gòu)示意圖，其主要包含兩個(gè)電壓位準(zhǔn)轉(zhuǎn)換器110，120。第一電壓位準(zhǔn)轉(zhuǎn)換器110先將輸入信號(hào)VIN的位準(zhǔn)由VPP～VSS轉(zhuǎn)換至VPP～VGL，當(dāng)中，VPP約為3.3伏特，VSS約為0伏特，VGL約為-15伏特。亦即，第一電壓位準(zhǔn)轉(zhuǎn)換器110先維持VPP位準(zhǔn)不變，而將輸入信號(hào)VIN的電壓負(fù)向轉(zhuǎn)換至VGL位準(zhǔn)。

第二電壓位準(zhǔn)轉(zhuǎn)換器120則將第一電壓位準(zhǔn)轉(zhuǎn)換器110輸出的信號(hào)VOUT1的位準(zhǔn)由VPP～VGL轉(zhuǎn)換至VGH～VGL，當(dāng)中，VGH約為20伏特。亦即，第二電壓位準(zhǔn)轉(zhuǎn)換器120維持VGL位準(zhǔn)不變，而將信號(hào)VOUT1的電壓正向轉(zhuǎn)換至由VGH位準(zhǔn)。

圖2為現(xiàn)有另一電壓位準(zhǔn)轉(zhuǎn)換電路200的結(jié)構(gòu)示意圖，其與圖1的差別在于，其先將輸入信號(hào)VIN的位準(zhǔn)由VPP～VSS轉(zhuǎn)換至VGH～VSS，再由位準(zhǔn)VGH～VSS轉(zhuǎn)換至位準(zhǔn)VGH～VGL。由圖1及圖2可知，一般電壓位準(zhǔn)轉(zhuǎn)換電路100至少需要八顆晶體管。

圖3為現(xiàn)有電壓位準(zhǔn)轉(zhuǎn)換電路100運(yùn)用的結(jié)構(gòu)示意圖，電壓位準(zhǔn)轉(zhuǎn)換電路100在實(shí)際應(yīng)用時(shí)，由于需驅(qū)動(dòng)下一級(jí)，故會(huì)加入一PMOS晶體管MPO及一NMOS晶體管MNO作為輸出緩沖級(jí)以驅(qū)動(dòng)輸出負(fù)載。當(dāng)輸入VIN轉(zhuǎn)態(tài)時(shí)，PMOS晶體管MPO及NMOS晶體管MNO會(huì)有同時(shí)導(dǎo)通的情況，此時(shí)VGHO到VGLO會(huì)有沖擊電流(Rush?Current)的情況，為避免此情況發(fā)生，需加入PMOS晶體管MPS/NMOS晶體管MNW和PMOS晶體管MPW/NMOS晶體管MNS這兩組反向器(INVERTER)。其中，晶體管MPS的寬長(zhǎng)比(W/L)較大，而晶體管MNW的寬長(zhǎng)比較小，晶體管MPW的寬長(zhǎng)比較小，而晶體管MNS的寬長(zhǎng)比較大。

當(dāng)輸入電壓VIN由VSS位準(zhǔn)轉(zhuǎn)變?yōu)閂PP位準(zhǔn)時(shí)，電壓VOP和電壓VON會(huì)同時(shí)下降，因晶體管MNS的寬長(zhǎng)比較大，電壓VON下降較快，則晶體管MNO會(huì)先關(guān)閉。而晶體管MNW的寬長(zhǎng)比較小，電壓VOP下降較慢，則晶體管MPO會(huì)后開啟，最后使輸出電壓VOUT拉高至VGHO位準(zhǔn)，因此，不會(huì)發(fā)生晶體管MPO及晶體管MNO同時(shí)導(dǎo)通的情況。由圖1及圖3可知，一個(gè)常用的電壓位準(zhǔn)轉(zhuǎn)換電路加上兩組反向器，約需十二顆晶體管，不但占用許多面積，同時(shí)亦增加許多功率消耗。因此，現(xiàn)有電壓位準(zhǔn)轉(zhuǎn)換電路的技術(shù)仍有改善的空間。

發(fā)明內(nèi)容

本發(fā)明的目的主要在于提供一種寬輸出范圍的轉(zhuǎn)換系統(tǒng)，以降低晶體管的使用數(shù)量并降低電路面積，從而獲得最佳的功率消耗。

依據(jù)本發(fā)明的一特色，本發(fā)明提出一種寬輸出范圍的轉(zhuǎn)換系統(tǒng)，該寬輸出范圍的轉(zhuǎn)換系統(tǒng)包含一第一NMOS晶體管、一第一PMOS晶體管、一第二PMOS晶體管、一第二NMOS晶體管、一第三PMOS晶體管、及一第三NMOS晶體管。第一NMOS晶體管的柵極連接一輸入端以接收一輸入信號(hào)，其源極連接至一第一位準(zhǔn)電壓(VSS)，其中，該輸入信號(hào)具有第一位準(zhǔn)電壓(VSS)及一第二位準(zhǔn)電壓(VPP)。第一PMOS晶體管的柵極連接該輸入端以接收該輸入信號(hào)，其源極連接至第二位準(zhǔn)電壓(VPP)。第二PMOS晶體管，其漏極連接至第一NMOS晶體管的漏極，其源極連接至一第三位準(zhǔn)電壓(VGH)。第二NMOS晶體管的漏極連接至第一PMOS晶體管的漏極，其源極連接至一第四位準(zhǔn)電壓(VGL)。第三PMOS晶體管的柵極連接至第二PMOS晶體管的漏極，其源極連接至第三位準(zhǔn)電壓(VGH)，其漏極連接至第二PMOS晶體管的柵極。第三NMOS晶體管的柵極連接至第二NMOS晶體管的漏極，其源極連接至第四位準(zhǔn)電壓(VGL)，其漏極連接至第二NMOS晶體管的柵極，并連接至第三PMOS晶體管的漏極以作為一輸出端。