[發明專利]寬輸出范圍的轉換系統

有效

• 申請號: 201110170490.6
• 申請日: 2011-06-20
• 公開（公告）號: CN102323844A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 鄭彥誠;黃健群
• 申請（專利權）人: 旭曜科技股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 王一斌;王琦

1.一種寬輸出范圍的轉換系統，其特征在于，該寬輸出范圍的轉換系統包含：

一第一NMOS晶體管，所述第一NMOS晶體管的柵極連接一輸入端用以接收一輸入信號，源極連接至一第一位準電壓，其中，所述輸入信號具有所述第一位準電壓及一第二位準電壓；

一第一PMOS晶體管，所述第一PMOS晶體管的柵極連接所述輸入端以接收所述輸入信號，源極連接至所述第二位準電壓；

一第二PMOS晶體管，所述第二PMOS晶體管的漏極連接至所述第一NMOS晶體管的漏極，源極連接至一第三位準電壓；

一第二NMOS晶體管，所述第二NMOS晶體管的漏極連接至所述第一PMOS晶體管的漏極，源極連接至一第四位準電壓；

一第三PMOS晶體管，所述第三PMOS晶體管的柵極連接至所述第二PMOS晶體管的漏極，源極連接至所述第三位準電壓，漏極連接至所述第二PMOS晶體管的柵極；以及

一第三NMOS晶體管，所述第三NMOS晶體管的柵極連接至所述第二NMOS晶體管的漏極，源極連接至所述第四位準電壓，漏極連接至所述第二NMOS晶體管的柵極，并連接至所述第三PMOS晶體管的漏極用以作為一輸出端；

所述第一位準電壓值小于所述第二位準電壓值，所述第二位準電壓值小于所述第三位準電壓值，所述第四位準電壓值小于所述第一位準電壓值。

2.如權利要求1所述的寬輸出范圍的轉換系統，其特征在于，當輸入信號由所述第一位準電壓轉換到所述第二位準電壓時，所述第一NMOS晶體管開啟而所述第一PMOS晶體管為關閉，所述第二PMOS晶體管的漏極的電壓逐漸拉低至所述第一位準電壓，以及同時開啟所述第三PMOS晶體管，用以拉高所述輸出端處的電壓，導致所述第二NMOS晶體管開啟，使得所述第二NMOS晶體管的漏極的電壓拉低至所述第四位準電壓，用以將所述第三NMOS晶體管關閉，并使所述輸出端的電壓拉高至所述第三位準電壓。

3.如權利要求2所述的寬輸出范圍的轉換系統，其特征在于，當所述輸出端的電壓拉高至所述第三位準電壓時，所述第二PMOS晶體管為關閉。

4.如權利要求1所述的寬輸出范圍的轉換系統，其特征在于，當所述輸入信號由所述第二位準電壓轉換到所述第一位準電壓時，所述第一NMOS晶體管為關閉，以及所述第一PMOS晶體管為開啟，所述第二NMOS晶體管的漏極的電壓逐漸拉高至所述第二位準電壓，以及同時開啟所述第三NMOS晶體管，用以拉低所述輸出端處的電壓，進而導致所述第二PMOS晶體管開啟，使得所述第二PMOS晶體管的漏極處的電壓拉高至所述第三位準電壓，將使所述第三PMOS晶體管為關閉，并使所述輸出端的電壓拉低至所述第四位準電壓。

5.如權利要求4所述的寬輸出范圍的轉換系統，其特征在于，當輸出端的電壓拉低至所述第四位準電壓時，所述第二NMOS晶體管為關閉。

6.一種寬輸出范圍的轉換系統，其特征在于，該寬輸出范圍的轉換系統包含：

一第一NMOS晶體管，所述第一NMOS晶體管的柵極連接一輸入端用以接收一輸入信號，源極連接至一第一位準電壓，其中，所述輸入信號具有所述第一位準電壓及一第二位準電壓；

一第一PMOS晶體管，所述第一PMOS晶體管的柵極連接所述輸入端以接收所述輸入信號，源極連接至所述第二位準電壓；

一第二PMOS晶體管，所述第二PMOS晶體管的漏極連接至所述第一NMOS晶體管的漏極，源極連接至一第三位準電壓；

一第二NMOS晶體管，所述第二NMOS晶體管的漏極連接至所述第一PMOS晶體管的漏極，源極連接至一第四位準電壓；

一第三PMOS晶體管，所述第三PMOS晶體管的柵極連接至所述第二PMOS晶體管的漏極，源極連接至所述第三位準電壓，漏極連接至所述第二NMOS晶體管的柵極；

一阻抗電路，所述阻抗電路的一第一端連接至所述第三PMOS晶體管的漏極；以及

一第三NMOS晶體管，所述第三NMOS晶體管的柵極連接至所述第二NMOS晶體管的漏極，源極連接至所述第四位準電壓，漏極分別連接至所述第二PMOS晶體管的柵極與所述阻抗電路的一第二端；

所述第一位準電壓值小于所述第二位準電壓值，所述第二位準電壓值小于所述第三位準電壓值，所述第四位準電壓值小于所述第一位準電壓值。