[發(fā)明專(zhuān)利]一種基于E1的7號(hào)信令通道檢測(cè)方法及裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110167508.7
• 申請(qǐng)日: 2011-06-21
• 公開(kāi)（公告）號(hào): CN102202243A
• 公開(kāi)（公告）日: 2011-09-28
• 發(fā)明（設(shè)計(jì)）人: 黃琦;胡都?xì)g
• 申請(qǐng)（專(zhuān)利權(quán)）人: 珠海市佳訊實(shí)業(yè)有限公司
• 主分類(lèi)號(hào): H04Q3/00
• 分類(lèi)號(hào): H04Q3/00
• 代理公司: 廣州嘉權(quán)專(zhuān)利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 譚英強(qiáng)

技術(shù)領(lǐng)域

本發(fā)明涉及一種通信信號(hào)的檢測(cè)技術(shù)，特別是一種基于E1的7號(hào)信令通道檢測(cè)方法及現(xiàn)該方法的裝置。

背景技術(shù)

7號(hào)信令又稱(chēng)為公共信道信令。即以時(shí)分方式在一條高速數(shù)據(jù)鏈路上傳送一群話路信令的信令方式，通常用于局間。在我國(guó)使用的7號(hào)信令系統(tǒng)稱(chēng)為中國(guó)7號(hào)信令系統(tǒng)。SS7網(wǎng)是一個(gè)帶外數(shù)據(jù)通信網(wǎng)，它疊加在運(yùn)營(yíng)者的交換網(wǎng)之上，是支撐網(wǎng)的重要組成部分。7號(hào)信令系統(tǒng)采用多功能模塊化設(shè)計(jì)，是一種更加適合數(shù)字通信網(wǎng)絡(luò)的信令系統(tǒng)。

當(dāng)E1?用于七號(hào)信令時(shí)，在32?個(gè)時(shí)隙（Time?Slot）中，第0?時(shí)隙被用作幀同步信息，一般使用第16?時(shí)隙作為7?號(hào)信令的通道，其余30?個(gè)時(shí)隙被用作語(yǔ)音通道。在有些系統(tǒng)中，有時(shí)也使用其它時(shí)隙來(lái)作為7?號(hào)信令的通道。

由于7號(hào)信令在鏈路層中使用的是HDLC協(xié)議，因此一般來(lái)說(shuō)采集設(shè)備都會(huì)配備有多個(gè)HDLC通道來(lái)采集信令數(shù)據(jù)。當(dāng)我們需要對(duì)E1傳輸鏈路中的信令進(jìn)行監(jiān)控時(shí)，前端的信令采集設(shè)備通過(guò)E1高阻頭搭接在要監(jiān)控的E1鏈路上，并配置信令采集設(shè)備的HDLC通道時(shí)隙和7號(hào)信令實(shí)際占用的時(shí)隙對(duì)應(yīng)，采集設(shè)備的HDLC控制器將信令數(shù)據(jù)接收下來(lái)并打成以太網(wǎng)數(shù)據(jù)包，傳給后臺(tái)系統(tǒng)對(duì)數(shù)據(jù)進(jìn)行處理和分析。

因?yàn)?號(hào)信令在E1鏈路中的起始時(shí)隙和所占用的時(shí)隙數(shù)是不固定的，所以需要對(duì)采集設(shè)備的DHLC通道參數(shù)進(jìn)行人工設(shè)置。如果信令所占用的時(shí)隙（包括起始時(shí)隙位置和時(shí)隙數(shù)）發(fā)生了變化，就需要人工通知采集設(shè)備的管理者重新對(duì)HDLC通道的參數(shù)進(jìn)行配置，這樣比較麻煩也容易出錯(cuò)。

另外，一般來(lái)說(shuō)E1鏈路中的時(shí)隙只有其中的一部分用來(lái)傳輸7號(hào)信令，如果直接把要監(jiān)控的E1鏈路連接到采集設(shè)備上，這對(duì)采集設(shè)備的E1接口資源將會(huì)形成很大的浪費(fèi)。

發(fā)明內(nèi)容

為了解決上述現(xiàn)階段基于E1的7號(hào)信令通道檢測(cè)技術(shù)存在的問(wèn)題，本發(fā)明的目的是提供一種簡(jiǎn)單、實(shí)用的基于E1的7號(hào)信令檢測(cè)方法，以及提供一種實(shí)現(xiàn)該方法的裝置。由于該方法和裝置完成了7號(hào)信令從輸入到輸出的收斂，輸出E1鏈路的時(shí)隙全都傳輸?shù)氖?號(hào)信令，這樣可以避免由于不斷的人工配置采集設(shè)備的HDLC通道的參數(shù)而可能出現(xiàn)的錯(cuò)誤，而且還可以節(jié)約采集設(shè)備的E1接口資源。

本發(fā)明采用的技術(shù)方案是：

一種基于E1的7號(hào)信令通道檢測(cè)方法，包括以下步驟：

S1、用于采集帶有7號(hào)信令的多路E1輸入信號(hào)的E1輸入采集步驟；

S2、用于將采集到的多路E1輸入信號(hào)進(jìn)行時(shí)隙交叉連接的PCM交叉連接步驟；

S3、用于將交叉后得到的信號(hào)時(shí)隙進(jìn)行通道檢測(cè)的HDLC通道時(shí)隙檢測(cè)步驟；

S4、用于將S3中檢測(cè)出的有效7號(hào)信令通道時(shí)隙交叉匯聚到E1輸出端口的E1輸出發(fā)送步驟，所述的E1輸出端口與后續(xù)的E1高阻頭連接。

進(jìn)一步，所述的步驟S1支持同時(shí)采集64路E1輸入信號(hào)，步驟S2中所述的時(shí)隙交叉連接支持64×64個(gè)2M碼流，即2048*2048個(gè)64K通道的無(wú)阻塞全交叉，步驟S3中的通道檢測(cè)包含有32路HDLC控制器，可以同時(shí)檢測(cè)32種通道組合。

進(jìn)一步，步驟S4中所述的E1輸出端口有16路E1輸出端口。

進(jìn)一步，所述的步驟S2的具體流程如下：

S21、在E1信號(hào)幀同步脈沖的控制下，將采集到的多路E1輸入信號(hào)每個(gè)時(shí)隙的數(shù)據(jù)轉(zhuǎn)換為8bit的字節(jié)，在控制器的作用下按照時(shí)隙順序存入數(shù)據(jù)內(nèi)存塊RAM中；

S22、將多路E1輸入信號(hào)時(shí)隙重新排列組合后得到輸出時(shí)隙，將得到的輸出時(shí)隙對(duì)應(yīng)輸入時(shí)隙的時(shí)隙編號(hào)依次存儲(chǔ)到時(shí)隙連接關(guān)系表RAM中；

S23、控制器按順序從時(shí)隙連接關(guān)系表RAM中讀出輸出時(shí)隙的每個(gè)時(shí)隙的連接關(guān)系，并按照該連接關(guān)系從數(shù)據(jù)內(nèi)存塊RAM中讀取出對(duì)應(yīng)的輸入數(shù)據(jù)；

S24、將步驟S23中得到的輸入數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，得到2M串行輸出E1鏈路。

所述的數(shù)據(jù)內(nèi)存塊RAM和時(shí)隙連接關(guān)系表RAM均有2048個(gè)存儲(chǔ)空間。

進(jìn)一步，所述的步驟S3的HDLC通道時(shí)隙檢測(cè)流程如下：

S31、首先添加一條待掃描的E1鏈路，并檢查當(dāng)前E1鏈路是否有線路告警，若有線路告警則跳過(guò)該E1鏈路，并將其標(biāo)記為已掃描，繼續(xù)添加一條待掃描的E1鏈路，反之，直接進(jìn)入步驟S32；

S32、從該E1鏈路中一次性選擇32種通道組合，通道組合的順序依次為2M鏈路、64K鏈路、2*64K鏈路、3*64K鏈路到31*64K鏈路，共有32個(gè)鏈路；