[發明專利]存儲器宏配置及其方法

有效

• 申請號: 201110166138.5
• 申請日: 2011-06-15
• 公開（公告）號: CN102403032A
• 公開（公告）日: 2012-04-04
• 發明（設計）人: 謝爾蓋·羅馬洛夫斯基
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/401
• 分類號: G11C11/401;G11C11/4063
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本公開基本上涉及半導體結構以及方法，更具體地，涉及存儲器宏。

背景技術

許多集成電路(比如專用集成電路，也稱為ASIC)包括嵌入式動態隨機存取存儲器(eDRAM)塊(也稱為eDRAM宏)。通過將DRAM嵌入到帶有數字信號處理器(DSP)或者其他專用硬件的集成電路(IC)芯片上，芯片設計者避免了DSP或硬件與單獨的存儲器芯片之間的大延遲。相比于使用單獨的DRAM芯片，eDRAM能提高數據帶寬并降低功耗。使用eDRAM還能夠降低產品的整體器件封裝。因此，eDRAM在種類繁多的電子器件中越來越普遍，包括但不限于，移動電話、智能手機、MP3播放器、以及便攜式筆記本電腦。

其中包括eDRAM的ASIC環境可以具有各種系統總線，以及各種總線帶寬。在設計產品時，IC設計者會尋求將eDRAM的帶寬(輸入輸出端子的數量，或者I/O的數量)與系統總線的帶寬相匹配。產生帶有不同的eDRAM宏帶寬的不同的產品配置的一種方式是使用編譯器的軟件解決方案。然而，這通常必須要提供多個與不同的期望帶寬相對應的eDRAM配置，因而會帶來高額成本。

為eDRAM宏改變I/O的數量的另一種方法是通過毗鄰(abutment)方式來包含多個宏。例如，為了將給定的宏的帶寬加倍，可以包括進兩個宏而不是一個。當需要較寬的數據總線的時候，這種方式增加了存儲器的物理尺寸。這還會使eDRAM宏所用的面積加倍。

發明內容

本發明提出了一種存儲器宏，包括：多個存儲器陣列段，每個存儲器陣列段均具有預定數量的數據輸入端和輸出端；段解碼器電路，配置為：接收指示存儲器分區數量的第一值，其中，存儲器陣列段將被分割，并且基于第一值，輸出多個信號，用于選擇性地激活將要被存取的多個存儲器陣列段中的一個或者多個；以及多個輸出端驅動器，與段解碼器電路相連接，并且與相應的輸出端相連接，多個輸出端驅動器配置為從每個相應的激活的存儲器陣列段的相應輸出端中選擇性地輸出數據。

其中，配置多個存儲器陣列段，從而使得沒有被多個信號選擇的存儲器陣列段處于待用狀態。

其中，每個輸出端驅動器均包括三態緩沖器。

其中，輸出端驅動器配置為響應于多個信號，從而使得與沒有被選擇的多個存儲器陣列段之一的輸出端之一相連接的每個輸出端驅動器均處于高阻抗狀態。

其中，存儲器宏是嵌入式動態隨機存取存儲器宏。

其中，段解碼器配置為，產生多個信號，從而使得在給定時間所激活的存儲器陣列段的數量等于存儲器陣列段的總數量除以存儲器分區數量。

其中，將到分區的給定的一個中的兩個或者更多個段的數據輸入端連接到公共節點。

其中，將從分區的給定的一個中的兩個或者更多個段的輸出端連接到公共節點。

其中，存儲器宏的每個段均接收相應的寫屏蔽輸入端，并且到分區的給定的一個中的每個段的寫屏蔽輸入端均連接到公共節點。

其中，段解碼器電路進一步配置為，接收將要進行存取的存儲器宏中的地址的一部分，并且多個信號還基于地址的一部分。

本發明還提出了一種集成電路，包括：嵌入式存儲器宏，包括：多個存儲器陣列段，每個都具有預定數量的數據輸入端和輸出端；段解碼器電路配置為：接收指示存儲器分區數量的第一值，其中，存儲器陣列段將被分割，并且基于第一值，輸出多個信號，用于選擇性地激活將要被存取的多個存儲器陣列段中的一個或者多個；以及多個輸出端驅動器，與段解碼器電路相連接，并且與相應的輸出端相連接，多個輸出端驅動器配置為從每個相應的激活的存儲器陣列段的相應輸出端中選擇性地輸出數據；執行電路，配置為對將要從嵌入式存儲器中取回的數據或者存儲在嵌入式存儲器中的數據執行至少一種算法或者邏輯運算，執行電路具有至少一個第一輸入端和至少一個第一輸出端，其中：在至少一個分區中，多個存儲器陣列段的相應的數據輸入端以第一公共節點的方式連接到執行電路的第一輸出端，并且在至少一個分區中，多個存儲器陣列段的相應的輸出端以第二公共節點的方式連接到執行電路的第一輸入端。

其中：存儲器宏具有I個存儲器陣列段，每個存儲器陣列段均具有J個輸入端和J個輸出端，執行電路具有K個輸入端和K個輸出端，其中，[(I×J)/K]是整數，以及執行電路的K個輸出端中的每一個均連接到相應的第一公共節點，第一公共節點還連接到[(I×J)/K]個相應的不同的存儲器陣列段中的存儲器宏的[(I?×J)/K]個輸入端。

其中，[(I×J)/K]是分區數量。