[發明專利]形成開口的方法

有效

• 申請號: 201110160266.9
• 申請日: 2011-06-15
• 公開（公告）號: CN102832163B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 張峰溢;林義博;廖俊雄;蔡尚元;馮郅文;呂水煙;徐慶斌
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明涉及一種制作開口的方法，尤指一種于硬掩模中制作出接觸洞般的開口且可避免在制作過程中使接觸洞側壁產生弧狀輪廓的方法。

背景技術

隨著半導體工藝的進步，微電子元件的微小化已進入到深次微米等級，而單一芯片上的半導體元件的密度越大表示元件之間的間隔也就越小，這使得接觸洞的制作越來越困難。目前，要在介電層中順利挖出高深寬比接觸洞，以暴露出下方足夠面積的導電區域，仍是業界努力的方向。

已知制作接觸洞的方法通常先提供設置有多個半導體元件的半導體基底，其中半導體元件可包括金屬氧化物半導體(MOS)晶體管或電阻等元件。然后依序形成至少一介電層與硬掩模在半導體基底上并覆蓋所完成的半導體元件，并利用圖案化光致抗蝕劑層對硬掩模及介電層進行一系列的圖案轉移工藝，以于硬掩模及介電層中形成接觸洞。

然而，已知通常使用包括氧原子的蝕刻氣體進行上述圖案轉移工藝，而此蝕刻氣體由等離子體轟擊至硬掩模的時候時常會使硬掩模的側壁嚴重侵蝕而形成約略弧狀的輪廓(bowing?profile)。后續填入接觸洞中用來連接半導體元件的金屬材料容易因接觸洞內部的擴張而無法完全填滿整個接觸洞便先封住洞口，使填入金屬材料的接觸洞中央部位形成縫隙(seam)并造成元件接觸不良而影響整個元件的運作效能。

發明內容

因此本發明的主要目的是提供一種制作如接觸洞等開口的方法，以解決現行工藝中因蝕刻氣體的緣故而使后續接觸洞產生圓弧輪廓等問題。

本發明優選實施例是披露一種形成開口的方法。首先形成含碳的硬掩模于半導體基底表面，然后利用不含氧原子的氣體對該硬掩模進行蝕刻工藝，以于該硬掩模中形成第一開口。

本發明另一實施例是披露一種形成開口的方法。首先形成硬掩模以及介電抗反射層于半導體基底上，然后形成第一底抗反射層于介電抗反射層上、于第一底抗反射層及部分介電抗反射層中形成第一開口、形成第二底抗反射層于介電抗反射層上并填滿第一開口、于第二抗反射層及部分介電抗反射層中形成第二開口以及利用不含氧原子的氣體對硬掩模進行蝕刻工藝，將第一開口及第二開口轉移至硬掩模中以形成多個第三開口。

本發明又一實施例是披露一種形成開口的方法。首先形成硬掩模以及介電抗反射層于半導體基底上，然后形成第一底抗反射層于該介電抗反射層上、蝕刻第一底抗反射層、介電抗反射層以及硬掩模以于硬掩模中形成第一開口、形成第二底抗反射層于介電抗反射層上并填滿開口以及蝕刻第二底抗反射層、介電抗反射層及硬掩模以于硬掩模中形成第二開口，其中蝕刻硬掩模時是利用不含氧原子的蝕刻氣體。

附圖說明

圖1至圖3為本發明優選實施例形成開口的工藝示意圖。

圖4至圖5為本發明另一實施例形成開口的工藝示意圖。

圖6至圖11為本發明另一實施例形成開口的工藝示意圖。

附圖標記說明

34接觸洞蝕刻停止層??????36層間介電層

44硬掩模????????????????46介電抗反射層

48底抗反射層????????????54圖案化光致抗蝕劑層

56開口??????????????????60半導體基底

62底抗反射層????????????64圖案化光致抗蝕劑層

80半導體基底????????????82接觸洞蝕刻停止層

84層間介電層????????????86硬掩模

88介電抗反射層??????????90第一底抗反射層

92圖案化光致抗蝕劑層????94第一開口

96第二底抗反射層????????98圖案化光致抗蝕劑層

100第二開口?????????????102第三開口

具體實施方式