[發明專利]具有嵌埋應變誘發材料的晶體管

有效

• 申請號: 201110153220.4
• 申請日: 2011-05-31
• 公開（公告）號: CN102263032A
• 公開（公告）日: 2011-11-30
• 發明（設計）人: F·威爾貝雷特;A·衛
• 申請（專利權）人: 格羅方德半導體公司;格羅方德半導體德累斯頓第一模數有限責任及兩合公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明大致是關于集成電路的制作，且尤是關于通過使用嵌埋的硅/鍺而具有應變溝道的晶體管，以增強該晶體管的該溝道區域的電荷載子移動率。

背景技術

復雜集成電路的制作需要提供為數甚多的晶體管組件，這些晶體管組件代表復雜電路的主要電路組件。舉例來說，數以百萬計的晶體管可設置在目前現有的復雜集成電路中。一般而言，目前所實施的有多個制程技術，其中，就復雜的電路系統(例如，微處理器、儲存芯片、及類似者)而言，CMOS科技是目前最大有可為的方法，其原因在于具有較好的操作速度及/或電能消耗及/或成本效益特性。在CMOS電路中，互補式晶體管(也就是，p-溝道晶體管及和n-溝道晶體管)是用來形成電路組件(例如，反相器及其它邏輯柵)，以設計出高度復雜的電路組件(例如，CPU、儲存芯片、及類似者)。在使用CMOS技術制作復雜集成電路的期間，晶體管(也就是n-溝道晶體管和p-溝道晶體管)是形成在包含結晶(crystalline)半導體層的基板上。MOS晶體管或一般的場效應晶體管(不管是n-溝道晶體管或是p-溝道晶體管)皆包含所謂的pn-結(pn-junction)，該pn-結是由高度摻雜的漏極和源極與設置在該漏極區域和該源極區域之間的反向或輕度摻雜的溝道區域的接口所形成。該溝道區域的導電性(也就是，該導電溝道的驅動電流能力)是由柵極電極所控制，其中，該柵極電極是形成在該溝道區域的附近，該溝道區域與該柵極電極被薄絕緣層所分離。由于對該柵極電極施加適當的控制電極而形成導電溝道時，該溝道區域的導電性與該摻雜濃度、該電荷載子的移動率、及該源極和漏極區域之間的距離(就該溝道區域中朝晶體管寬度方向的給定延伸而言)有關，其中，該距離也稱為溝道長度。因此，該溝道長度的減少(以及與該溝道長度有關的溝道電阻性的減少)，為增加該集成電路的操作速度的主要設計標準。

然而，該晶體管尺寸的持續縮小會涉及多個與晶體管尺寸相關的問題，而這些問題必需解決，以免過度抵銷通過穩定地減少MOS晶體管的溝道長度所獲得的優點。舉例來說，無論是在垂直方向上、還是在側向方向上，該漏極和源極需要有高度復雜的摻雜分布(dopant?profile)，以提供低的片電阻及接觸電阻以及希望的溝道控制性。此外，該柵極介電材料也可適應該減少的溝道長度，以維持所需要的溝道控制性。然而，用以維持高度溝道控制性的一些機制也可對該晶體管的溝道區域中的電荷載子移動率造成負面影響，從而部分地抵銷通過該溝道長度的減少而獲得的優點。

由于持續減少關鍵尺寸(也就是，該晶體管的柵極長度)的大小需要適應及可能新發展高度復雜制程技術，并且也可能因為移動率劣化而貢獻較不明顯的性能，因此，經提出可通過增加該溝道區域中一段給定的溝道長度中的電荷載子移動率，來增強該晶體管組件的溝道導電性，從而使性能有所改進，該改進的性能相當于極度縮小關鍵尺寸所需的技術標準的發展，但又能避免或至少延緩許多與裝置縮小有關的制程適應。

用來增加該電荷載子移動率的一種有效機制為例如通過在該溝道區域的附近中創造拉伸(tensile)或壓縮應力(compressive?stress)以在該溝道區域中產生對應的應變(strain)(該應變的產生會分別造成電子及空穴的移動率的修改)，以修改該溝道區域中的晶格(lattice)結構。舉例來說，針對該主動硅材料的標準晶體(晶體)組構(也就是，(100)表面方位，而溝道長度是對準<110>方向)而言，在該溝道區域中創造拉伸應變，會增加電子的移動率，電子的移動率的增加可接著直接轉化成導電性的對應增加。另一方面，該溝道區域中的壓縮應變可增加空穴的移動率，從而提供用以增強p-型晶體管的性能的可能性(potential)。將應力或應變工程引進至集成電路的制作中，是非常大有可為的方法，其原因在于，經應變的硅可視為“新”類型的半導體材料，這種半導體材料可制作更快、效力更大的半導體裝置，而不需昂貴的半導體材料，但仍需使用許多行之有年的制造技術。

因此，已經提出將例如硅/鍺材料引進至緊鄰該溝道區域，以誘發可造成對應的應變的壓縮應力。當形成該Si/Ge材料時，該PMOS晶體管的漏極和源極區域選擇性地凹入，以形成開口，但該NMOS晶體管則予以遮蔽(mask)，并且接下來該硅/鍺材料是通過外延成長(epitaxial?growth)而選擇性地形成在該PMOS晶體管的開口中。