[發(fā)明專利]一種基于SOI襯底的高遷移率雙溝道材料的制備方法

無效

• 申請?zhí)枺?/td>: 201110151806.7
• 申請日: 2011-06-08
• 公開（公告）號: CN102820253A
• 公開（公告）日: 2012-12-12
• 發(fā)明（設(shè)計(jì)）人: 張苗;張波;薛忠營;王曦
• 申請（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所;上海新傲科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8238
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 李儀萍

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于CMOS器件的雙溝道材料的制備方法，尤其涉及一種基于SOI襯底的高遷移率雙溝道材料的制備方法，屬于微電子與固體電子學(xué)技術(shù)領(lǐng)域。

背景技術(shù)

隨著集成電路工藝的發(fā)展，器件的特征尺寸不斷縮小，體硅材料較低的電子和空穴遷移率已經(jīng)成為提高器件性能的瓶頸。應(yīng)變硅(strained?silicon)，通過在晶格常數(shù)不同于硅的材料上外延硅，或者其他工藝方法引起硅晶格結(jié)構(gòu)的拉伸或者壓縮形變而形成。由于其可以有效提高載流子遷移率，已經(jīng)成為面向新一代半導(dǎo)體工藝節(jié)點(diǎn)的候選襯底材料。SiGe襯底具有與Si不相同的晶格常數(shù)，在SiGe襯底上外延生長的Si與SiGe襯底之間會存在晶格失配，這種晶格失配使得外延的Si層會有應(yīng)變。應(yīng)變硅材料由于其晶格結(jié)構(gòu)的畸變，能夠同時(shí)提高電子和空穴的遷移率，而絕緣體上應(yīng)變硅(sSOI，strained?silicon?on?insulator)同時(shí)具有絕緣體上硅(SOI，silicon?on?insulator)和應(yīng)變硅的優(yōu)點(diǎn)，在集成電路工藝中具有更廣闊的應(yīng)用前景。

絕緣體上應(yīng)變硅材料也可以是應(yīng)變Si與(應(yīng)變)SiGe的組合，即以應(yīng)變Si/(應(yīng)變)SiGe形成雙溝道層結(jié)構(gòu)(應(yīng)變Si為表層、SiGe為埋層)。在雙溝道獨(dú)特的能帶結(jié)構(gòu)中，電子被限制在應(yīng)變Si層中，可以獲得高的電子遷移率，空穴被限制在(應(yīng)變)SiGe層中，可以獲得高的空穴遷移率。

鑒于此，本發(fā)明將提出一種基于SOI襯底的應(yīng)變Si/SiGe雙溝道材料的制備工藝，采用該工藝可同時(shí)為NMOS及PMOS提供高遷移率的溝道材料。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于提供一種基于SOI襯底的高遷移率雙溝道材料的制備方法。

為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案：

一種基于SOI襯底的高遷移率雙溝道材料的制備方法，包括以下步驟：

步驟一、在SOI襯底上外延生長SiGe層，其中SOI襯底由下至上依次由硅襯底、絕緣埋層和頂層硅組成；

步驟二、在所述SiGe層上繼續(xù)外延生長Si蓋帽層；

步驟三、在所述Si蓋帽層上形成光刻膠，利用光刻刻蝕工藝將部分Si蓋帽層露出；

步驟四、在露出的Si蓋帽層上繼續(xù)外延生長Si層；

步驟五、進(jìn)行離子注入，使注入的離子分布在SOI襯底的頂層硅中；

步驟六、進(jìn)行退火工藝，使部分SiGe層中的應(yīng)力產(chǎn)生弛豫，從而將應(yīng)力轉(zhuǎn)移到其上方外延的Si材料中形成應(yīng)變硅；形成的應(yīng)變硅用于形成NMOSFET溝道，在光刻膠覆蓋區(qū)域下方的SiGe層用于形成PMOSFET溝道。

作為本發(fā)明的優(yōu)選方案，步驟一所采用的SOI襯底的頂層硅厚度為5-100nm，絕緣埋層厚度為10-500nm。

作為本發(fā)明的優(yōu)選方案，步驟一在SOI襯底上外延生長SiGe層之前，還需要對該SOI襯底進(jìn)行RCA清洗。

作為本發(fā)明的優(yōu)選方案，步驟一外延生長的SiGe層中，Ge含量為10％-50％。

作為本發(fā)明的優(yōu)選方案，步驟一外延生長的SiGe層的厚度為5-200nm。

作為本發(fā)明的優(yōu)選方案，步驟二外延生長的Si蓋帽層的厚度為2-5nm。

作為本發(fā)明的優(yōu)選方案，步驟四外延生長的Si層的厚度為5-20nm。

作為本發(fā)明的優(yōu)選方案，步驟五注入的離子為H、He、N、Si、C中的一種或多種。

作為本發(fā)明的優(yōu)選方案，步驟五離子注入的劑量為1E13-1E18/cm²。

作為本發(fā)明的優(yōu)選方案，步驟五退火的溫度為300-1000℃，時(shí)間為1分鐘至2小時(shí)。

本發(fā)明的有益效果在于：

本發(fā)明采用了傳統(tǒng)的SOI襯底，利用外延、離子注入、退火等手段在SOI襯底上形成了應(yīng)變Si/SiGe雙溝道材料，其工藝步驟簡單，易于實(shí)現(xiàn)，能夠同時(shí)為NMOSFET及PMOSFET提供高遷移率的溝道材料，滿足了同時(shí)提高NMOSFET和PMOSFET器件性能的要求，為下一代的CMOS工藝提供潛在的溝道材料。

附圖說明

圖1-8為本發(fā)明方法的工藝流程示意圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步說明本發(fā)明的具體實(shí)施步驟，為了示出的方便附圖并未按照比例繪制。

實(shí)施例一

請參見圖1-8，本實(shí)施例提供的制備方法，包括以下步驟：