[發明專利]一種用于雙刻蝕阻擋層技術的應變硅工藝制作方法

有效

• 申請號: 201110150724.0
• 申請日: 2011-06-07
• 公開（公告）號: CN102420188A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 朱駿;張旭昇
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

1.一種用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，在一半導體器件所包含的NMOS晶體管柵電極外、側墻隔離層之上及其器件離子注入區域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS晶體管柵電極外、側墻隔離層之上及其器件離子注入區域上覆蓋一層第二應力膜，其中所述第一應力膜和所述第二應力膜有交界的重疊區域，通過刻蝕將所述重疊區域的厚度變薄，使其厚度保持與單一第一應力膜或第二應力膜的厚度相當；之后，刻蝕PMOS器件、NMOS器件有源區之上的絕緣氧化層薄膜及第一應力膜、第二應力膜，及覆蓋第一應力膜和第二應力膜交界之上的絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處，并同時刻蝕覆蓋NMOS晶體管柵電極的第一應力膜和覆蓋PMOS晶體管柵電極的第二應力膜及絕緣氧化層薄膜，形成分別接觸貫穿絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處、NMOS晶體管柵電極、PMOS晶體管柵電極、PMOS器件有源區、NMOS器件有源區的接觸孔。

2.根據權利要求1所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，所述第一應力膜為覆蓋NMOS晶體管柵電極外、側墻隔離層及其器件離子注入區域上的張應力膜。

3.根據權利要求1所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，所述第二應力膜為覆蓋PMOS晶體管柵電極外、側墻隔離層及其器件離子注入區域上的壓應力膜。

4.根據權利要求1所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行淀積。

5.根據權利要求4所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行光刻。

6.根據權利要求5所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，之后，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行刻蝕。

7.根據權利要求6所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，最后，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行清洗，使得通過刻蝕將第一應力膜和第二應力膜交界處的厚度變薄。

8.根據權利要求7所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋NMOS晶體管柵電極的第一應力膜和覆蓋PMOS晶體管柵電極的第二應力膜及絕緣氧化層薄膜上進行光刻。

9.根據權利要求8所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，之后，在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋NMOS晶體管柵電極的第一應力膜和覆蓋PMOS晶體管柵電極的第二應力膜及絕緣氧化層薄膜上進行刻蝕。

10.根據權利要求9所述用于雙刻蝕阻擋層技術的應變硅工藝制作方法，其特征在于，最后，將刻蝕形成的刻蝕接觸孔進行清洗。