[發(fā)明專利]晶體管的形成方法有效
| 申請?zhí)枺?/td> | 201110145405.0 | 申請日: | 2011-05-31 |
| 公開(公告)號: | CN102810478A | 公開(公告)日: | 2012-12-05 |
| 發(fā)明(設(shè)計(jì))人: | 張翼英;何其旸 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/3105;H01L21/28 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 晶體管 形成 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其涉及一種晶體管的形成方法。
背景技術(shù)
在超大規(guī)模集成電路中,通常采用應(yīng)力襯墊技術(shù)在NMOS晶體管上形成張應(yīng)力襯墊層(tensile?stress?liner),在PMOS晶體管上形成壓應(yīng)力襯墊層(compressive?stress?liner),從而增大NMOS晶體管和PMOS晶體管的載流子遷移率,增大了驅(qū)動(dòng)電流,提高了電路的響應(yīng)速度。據(jù)研究,使用雙應(yīng)力襯墊技術(shù)的集成電路能夠帶來24%的速度提升。
現(xiàn)有技術(shù)中,晶體管的形成方法為:
請參考圖1,提供半導(dǎo)體襯底100,形成位于所述半導(dǎo)體襯底100表面柵絕緣層103,形成覆蓋所述柵絕緣層103的柵電極層105,在所述半導(dǎo)體襯底100表面形成與位于所述柵絕緣層103、柵電極層105兩側(cè)且與其接觸的側(cè)墻107;
請參考圖2,以所述側(cè)墻107為掩膜在所述半導(dǎo)體襯底100內(nèi)形成第一開口111;
請參考圖3,采用濕法刻蝕工藝刻蝕所述第一開口底部和側(cè)壁的半導(dǎo)體襯底100形成第二開口112;
請參考圖4,在所述第二開口112內(nèi)填充滿硅鍺,形成應(yīng)力層113。
現(xiàn)有技術(shù)中,對于不同特征尺寸的第一開口,在采用濕法刻蝕工藝刻蝕所述第一開口底部和側(cè)壁的半導(dǎo)體襯底形成第二開口后形成的晶體管的性能不穩(wěn)定。
更多關(guān)于晶體管及其形成方法見公開號為“CN101789447A”的申請文件。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種增強(qiáng)晶體管的穩(wěn)定性的晶體管的形成方法。
為解決上述問題,本發(fā)明提供了一種晶體管的形成方法,包括:
提供半導(dǎo)體襯底,形成位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu),以所述柵極結(jié)構(gòu)為掩膜在所述半導(dǎo)體襯底內(nèi)形成第一開口;
形成覆蓋所述柵極結(jié)構(gòu)兩側(cè)和第一開口的側(cè)壁的第一犧牲側(cè)墻、以及覆蓋所述第一犧牲側(cè)墻的第二犧牲側(cè)墻;
以所述第一犧牲側(cè)墻、第二犧牲側(cè)墻為掩膜氧化所述第一開口底部的半導(dǎo)體襯底形成保護(hù)層;
去除所述第一犧牲側(cè)墻和第二犧牲側(cè)墻;
刻蝕所述第一開口的側(cè)壁的半導(dǎo)體襯底形成第二開口;
去除所述保護(hù)層。
可選地,所述柵極結(jié)構(gòu)包括:位于所述半導(dǎo)體襯底表面的柵介質(zhì)層、位于所述柵介質(zhì)層表面的柵電極層及位于所述柵介質(zhì)層和柵電極層兩側(cè)的半導(dǎo)體襯底表面的側(cè)墻。
可選地,所述柵電極層的材料為多晶硅或金屬材料。
可選地,所述第一犧牲側(cè)墻的材料與側(cè)墻的材料不同,且所述第二犧牲側(cè)墻的材料與第一犧牲側(cè)墻、保護(hù)層的材料不同。
可選地,所述第一犧牲側(cè)墻的材料為多晶硅,第二犧牲側(cè)墻的材料為氮化硅或所述第一犧牲側(cè)墻的材料為氧化硅,第二犧牲側(cè)墻的材料為氮化硅。所述保護(hù)層的材料為氧化硅,所述保護(hù)層的厚度為50~200
可選地,所述保護(hù)層的形成工藝為等離子體氧化工藝或熱氧化工藝,所述熱氧化工藝的形成步驟為:在溫度大于855K的條件下,通入氧氣對所述半導(dǎo)體襯底的硅表面進(jìn)行氧化。
可選地,去除所述保護(hù)層的方法為濕法刻蝕,所述濕法刻蝕采用的化學(xué)試劑為氫氟酸。
可選地,去除所述第一犧牲側(cè)墻和第二犧牲側(cè)墻的方法為濕法刻蝕或等離子體轟擊去除工藝。
可選地,所述第一開口的深度為500~700所述第一開口的形成工藝為干法刻蝕。
可選地,所述第二開口的形狀為“∑”,所述第二開口的形成工藝為濕法刻蝕,所述濕法刻蝕采用的化學(xué)試劑為四甲基氫氧化氨。
與現(xiàn)有技術(shù)相比,本發(fā)明的實(shí)施例具有以下優(yōu)點(diǎn):
本發(fā)明實(shí)施例的在形成第二開口之前,氧化所述第一開口底部的半導(dǎo)體襯底生成保護(hù)層,所述保護(hù)層可以作為濕法刻蝕形成第二開口時(shí)的刻蝕阻擋層,由于有保護(hù)層對所述保護(hù)層以下的半導(dǎo)體襯底進(jìn)行保護(hù),因此即使第一開口的特征尺寸不同,形成的第二開口的深度仍然保持一致,使得晶體管的穩(wěn)定性增強(qiáng)。
進(jìn)一步的,本發(fā)明的實(shí)施例在形成所述保護(hù)層之前,還在柵極結(jié)構(gòu)兩側(cè)和第一開口的側(cè)壁形成第一犧牲側(cè)墻和第二犧牲側(cè)墻,所述第一犧牲側(cè)墻和第二犧牲側(cè)墻在后續(xù)形成保護(hù)層時(shí),保護(hù)所述第一開口側(cè)壁的半導(dǎo)體襯底沒有被氧化,利于后續(xù)形成“∑”形狀的第二開口,增加晶體管的溝道區(qū)的應(yīng)力,提高載流子遷移率,從而加快晶體管的響應(yīng)速度。
附圖說明
圖1~圖4是現(xiàn)有技術(shù)的晶體管的形成方法的剖面結(jié)構(gòu)的過程示意圖;
圖5是本發(fā)明實(shí)施例的晶體管的形成方法的流程示意圖;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110145405.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測試終端的測試方法
- 一種服裝用人體測量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





