[發明專利]鎖相環、采用該鎖相環的顯示器以及生成時鐘的方法

有效

• 申請號: 201110142470.8
• 申請日: 2011-05-30
• 公開（公告）號: CN102412835A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 李龍宰
• 申請（專利權）人: 安納帕斯股份有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03K5/13
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;呂俊剛

技術領域

這里所描述的技術主要涉及顯示器中的定時控制器和鎖相環(PLL)，更具體地說，涉及一種接收輸入時鐘并生成時鐘的鎖相環、一種采用該鎖相環的顯示器和一種定時控制器采用該鎖相環來生成時鐘的方法。

背景技術

在顯示器中，輸入/輸出信號具有寬帶頻率。特別地，根據所采用的驅動器集成電路(IC)的數量和該驅動器IC的信道數量，定時控制器與數據驅動器IC之間的內部接口需要支持多種運行速率。由于近來采用了一種具有千兆比特每秒(Gbps)或者更高運行速率的點對點高速率接口，比如微型低壓差分信號(LVDS)接口，除多分支接口外，內部面板接口的信號的抖動特性逐漸變得重要起來。為了獲取低抖動特性，所采用的時鐘生成或恢復電路應該具有低抖動特性，并且壓控振蕩器(VCO)和采用VCO的PLL也應該具有低抖動特性。在環形振蕩器的情況下，通過改變電流或電壓搖擺的幅度來改變每個延遲單元(delay?cell)的延遲，從而改變所述環形振蕩器的頻率。采用這種延遲單元的PLL對于低抖動鎖相環是不合適的，因為該PLL對于電源電壓非常敏感并且其VCO有很高的噪聲。

通過調節固定電容器或變容二極管的值可以調整電感器/電容器(LC)VCO的輸出頻率，頻率調整范圍由可控電容器與寄生電容的比值來決定。這里，為了獲取低抖動特性，和電容相連的開關等元件在向LC?VCO提供大量電流時應該具有低電阻。在此過程中，寄生電容會增加，故而可控電容器與寄生電容的比值會變為通常調整范圍的10％到40％。因此，為了獲得一個具有所需的最高與最低頻率比值為2或者更高的運行范圍，也就是說，可控電容器與寄生電容的比值為100％或者更高，必須要有兩個或者兩個以上的LC?VCO。

發明內容

本發明的實施方式提供了一種顯示器的定時控制器采用鎖相環(PLL)來生成時鐘的方法和裝置，所述PLL包括電感器/電容器(LC)壓控振蕩器(VCO)。

在一個實施方式中，提供了一種顯示器。所述顯示器包括：定時控制器，其被設置為采用PLL來生成第一時鐘，將第一時鐘插入數據中，并發送插入了第一時鐘的數據；傳輸線，其被設置為傳輸插入了第一時鐘的數據；和數據驅動器集成電路(IC)，其被設置為接收插入了第一時鐘的數據，將第一時鐘分從該數據中分離出來，并基于第一時鐘和該數據來驅動液晶面板的數據線。這里，所述PLL包括：相位檢測器，其被設置為生成與輸入時鐘和第一時鐘的相位差相對應的DC誤差；多個VCO；VCO選擇器，其被設置為參考所述DC誤差從所述多個VCO中選擇頻率運行范圍包含第一時鐘的頻率的VCO，所述頻率運行范圍是指從所述VCO的最高諧振頻率到最低諧振頻率的范圍；和與所選擇的VCO相連的LC諧振電路，其包括多個固定電容器并且被設置為對所選擇的VCO進行粗頻率調諧。

在另外一個實施方式中，提供了一種接收輸入時鐘并生成第一時鐘的PLL。所述PLL包括：多個VCO；VCO選擇器，其被設置為從所述多個VCO中選擇頻率運行范圍包括第一時鐘的頻率的VCO；LC諧振電路，其包括與所選擇的VCO相連的多個固定電容器和變容二極管，被設置為對所選擇的VCO進行粗頻率調諧和微頻率調諧并生成輸出時鐘。這里，所述VCO選擇器將所述多個VCO中的第一VCO連接至所述LC諧振電路，并根據所述輸出時鐘的頻率是否介于第一VCO的最高諧振頻率與最低諧振頻率之間來選擇第一VCO作為頻率運行范圍包含第一時鐘的頻率的VCO。

在另外一個實施方式中，還提供了一種定時控制器采用PLL來生成時鐘的方法。所述方法包括以下步驟：從多個VCO中選擇頻率運行范圍包括所述時鐘的頻率的VCO；和將所選擇的VCO連接至包括變容二極管和多個固定電容器的LC諧振電路310，并執行粗頻率調諧和微頻率調諧以生成所述時鐘。這里，選擇VCO的步驟包括：將所述多個VCO中的第一VCO連接至所述LC諧振電路；并且當所述時鐘的頻率介于第一VCO的最高諧振頻率與最低諧振頻率之間時，選擇所述第一VCO。

提供該發明內容部分是為了以簡化形式介紹選擇的概念，該概念將在下面具體實施方式中進行進一步描述。發明內容部分不是旨在說明所要求保護主題的關鍵特征或必要特征，也不是旨在用來幫助限定所要求保護主題的范圍。

附圖說明

通過結合附圖詳細描述本發明的實施方式，本發明的上述與其他特征和優點相對本領域的技術人員就變得顯而易見，其中：

圖1是根據本發明實施方式的顯示器的定時控制器與各個數據驅動器集成電路(IC)之間的接口的示意圖；

圖2是在圖1中所示的定時控制器的框圖；