[發明專利]鎖相環、采用該鎖相環的顯示器以及生成時鐘的方法

有效

• 申請號: 201110142470.8
• 申請日: 2011-05-30
• 公開（公告）號: CN102412835A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 李龍宰
• 申請（專利權）人: 安納帕斯股份有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03K5/13
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;呂俊剛

1.一種顯示器，該顯示器包括：

定時控制器，其被設置為采用鎖相環PLL來生成第一時鐘，將第一時鐘插入數據中，并發送插入了第一時鐘的數據；

傳輸線，其被設置為傳送插入了第一時鐘的數據；

數據驅動器集成電路IC，其被設置為接收插入了第一時鐘的數據，從該數據中分離出第一時鐘，并基于第一時鐘和該數據來驅動液晶面板的數據線；

其中，所述PLL包括：

相位檢測器，其被設置為生成與輸入時鐘和第一時鐘之間的相位差相對應的DC誤差；

多個壓控振蕩器VCO；

VCO選擇器，其被設置為參考所述DC誤差從所述多個VCO中選擇頻率運行范圍包含第一時鐘的頻率的VCO，所述頻率運行范圍是從所述VCO的最高諧振頻率到所述VCO的最低諧振頻率的范圍；和

與所選擇的VCO相連的電感器/電容器LC諧振電路，其包括多個固定電容器并且被設置為對所選擇的VCO進行粗頻率調諧。

2.根據權利要求1所述的顯示器，其中，所述VCO選擇器從頻率運行范圍最低的VCO開始，順序地將所述多個VCO連接至所述LC諧振電路，并且判斷每個與所述LC諧振電路相連接的VCO的頻率運行范圍是否包含第一時鐘的頻率。

3.根據權利要求2所述的顯示器，其中，所述最高諧振頻率是VCO沒有與所述固定電容器相連時該VCO的諧振頻率；并且

所述最低諧振頻率是VCO與所述固定電容器相連時該VCO的諧振頻率。

4.根據權利要求3所述的顯示器，其中，如果當在與所述LC諧振電路相連的VCO被連接到所述固定電容器的情況下所述DC誤差為高，并且當在與所述LC諧振電路相連的VCO未被連接到所述固定電容器的情況下所述DC誤差為低，則所述VCO選擇器選擇與所述LC諧振電路相連的VCO。

5.根據權利要求2所述的顯示器，其中，所述LC諧振電路通過改變所選擇的VCO與所述多個固定電容器之間的連接來進行粗頻率調諧，從而生成第一時鐘。

6.一種接收輸入時鐘并生成第一時鐘的鎖相環PLL，該PLL包括：

多個壓控振蕩器VCO；

VCO選擇器，其被設置為從所述多個VCO中選擇頻率運行范圍包括第一時鐘的頻率的VCO；

電感器/電容器LC諧振電路，其包括與所選擇的VCO相連的多個固定電容器，并被設置為對所選擇的VCO進行粗頻率調諧并生成第一時鐘，

其中，所述VCO選擇器將所述多個VCO中的第一VCO與所述LC諧振電路相連，并根據第一時鐘的頻率是否介于第一VCO的最高諧振頻率與最低諧振頻率之間來選擇第一VCO作為頻率運行范圍包含第一時鐘的頻率的VCO。

7.根據權利要求6所述的鎖相環，其中，第一VCO的最高諧振頻率是所述固定電容器沒有與第一VCO相連時第一VCO的諧振頻率；并且

第一VCO的最低諧振頻率是所述固定電容器與第一VCO相連時第一VCO的諧振頻率。

8.根據權利要求7所述的鎖相環，該鎖相環還包括：相位檢測器，其被設置為生成與所述輸入時鐘和第一時鐘之間的相位差相對應的DC誤差，

其中，所述VCO選擇器參考所述DC誤差將第一時鐘的頻率與第一VCO的最高振蕩頻率及最低振蕩頻率進行比較。

9.一種定時控制器采用鎖相環PLL來生成時鐘的方法，該方法包括以下步驟：

從多個壓控振蕩器VCO中選擇頻率運行范圍包括所述時鐘的頻率的VCO；以及

將所選擇的VCO與包括多個固定電容器的電感器/電容器LC諧振電路相連，并執行粗頻率調諧和精頻率調諧以生成所述時鐘，

其中，選擇VCO的步驟包括：

將所述多個VCO中的第一VCO與所述LC諧振電路相連；以及

當所述時鐘的頻率介于第一VCO的最高諧振頻率與最低諧振頻率之間時，選擇第一VCO。

10.根據權利要求9所述的方法，其中，第一VCO的所述最高諧振頻率是所述固定電容器沒有與第一VCO相連時第一VCO的諧振頻率；并且

第一VCO的所述最低諧振頻率是所述固定電容器與第一VCO相連時第一VCO的諧振頻率。