[發明專利]制造半導體器件的方法無效
| 申請號: | 201110141885.3 | 申請日: | 2011-05-30 |
| 公開(公告)號: | CN102569200A | 公開(公告)日: | 2012-07-11 |
| 發明(設計)人: | 李相道;金煜 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/8242 | 分類號: | H01L21/8242;H01L21/8239 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 郭放;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 半導體器件 方法 | ||
相關申請的交叉引用
本申請要求2010年12月17日提交的韓國專利申請No.10-2010-0130185的優先權,本文通過引用包括該申請的全部內容。
技術領域
本發明的示例性實施例涉及一種制造半導體器件的方法,更具體而言,涉及在有源區與位線之間制成側接觸的制造半導體器件的方法。
背景技術
為了提高產量,已經縮小了半導體器件的圖案的尺寸。由于圖案縮小,已經以更小尺度執行掩模工藝。因此,雖然亞40nm半導體器件可以使用ArF光致抗蝕劑(PR)掩模,但是在形成更精細圖案方面正在達到按比例縮放的極限。
為此,對于存儲器件如DRAM已經開發了不同的圖案化技術,并相應地引入了三維單元(cell)制造技術。
在泄漏電流、導通電流(on-current)和短溝道效應方面,具有平面溝道的MOSFET元件正在達到極限,這是由存儲器件的圖案縮小引起的,并因此難以進一步降低存儲器件的尺寸。因此,正在開發使用垂直溝道的半導體器件。
對于具有垂直溝道的半導體器件而言,在襯底上形成垂直延伸的柱型有源區,并且在襯底上形成環繞有源區的環繞型柵電極,這稱為垂直柵(VG)。包括源區和漏區的結區在柵電極兩端被形成在有源區之上和之下。以這種方式制造具有垂直溝道的半導體器件。掩埋位線(BBL)與結區中的一個相連接。
為了形成掩埋位線,執行離子注入工藝以注入摻雜劑。但是,隨著半導體器件尺寸的縮小,單獨的摻雜劑注入在降低掩埋位線電阻方面正在達到極限并因此導致器件特性的惡化。
為此,提出了通過形成金屬層的掩埋位線來降低電阻的技術。為了在有源區與掩埋位線之間形成接觸,執行暴露出有源區的一個側壁的側接觸工藝。
由于掩埋位線的高度較小,所以為了有源區與掩埋位線之間的連接而在有源區的一個側壁中形成側接觸部分。
但是,隨著器件集成密度的增加,有源區的寬度降低并且有源區的深度增加。因此,難以執行形成部分地暴露出有源區的一個側壁的側接觸部分的工藝。另外,即使形成了側接觸部分,在形成具有均勻深度的側接觸部分方面仍存在限制。
發明內容
本發明的一個實施例涉及一種制造半導體器件的方法,其能夠容易地形成部分地暴露出有源區的一個側壁的側接觸部分和形成具有均勻深度的側接觸部分。
根據本發明的一個實施例,一種制造半導體器件的方法包括以下步驟:通過刻蝕襯底形成第一溝槽;在第一溝槽的側壁上形成第一間隔件;通過刻蝕第一溝槽之下的襯底形成第二溝槽;在第二溝槽的側壁上形成第二間隔件;通過刻蝕第二溝槽之下的襯底形成第三溝槽,所述第三溝槽的寬度比第二間隔件之間的寬度寬;在第三溝槽的表面上形成內襯層;以及通過選擇性地去除第二間隔件來使第二溝槽的側壁中的一個暴露出來。
根據本發明的另一個實施例,一種制造半導體器件的方法包括以下步驟:通過刻蝕襯底形成第一溝槽;在第一溝槽的側壁上形成第一間隔件;通過刻蝕第一溝槽之下的襯底形成第二溝槽;在第二溝槽的側壁上形成第二間隔件;通過刻蝕第二溝槽之下的襯底形成第三溝槽,所述第三溝槽具有與第二溝槽相同的寬度;在第三溝槽的表面上形成內襯層;通過選擇性地去除第二間隔件使第二溝槽的側壁中的一個暴露出來;在第二溝槽暴露出的側壁上的襯底中形成結區;以及形成與結區相連接并填充第二溝槽和第三溝槽的掩埋位線。
根據本發明的又一個實施例,一種半導體器件包括:形成在襯底中的溝槽;利用溝槽而限定在襯底中的有源區;填充溝槽并通過溝槽的第一側壁的一部分與有源區相連接的掩埋位線;以及形成在有源區與掩埋位線之間并處在離襯底表面不同深度處的第一間隔件至第三間隔件。
附圖說明
圖1A至圖1K是說明根據本發明的一個實施例的制造半導體器件的方法的截面圖。
圖2示出了根據本發明的一個方面的計算機系統的一個實施例。
具體實施方式
下面將參照附圖更詳細地描述本發明的示例性實施例。但是,本發明可以用不同的方式實施并不應解釋為受到本文所列實施例的限制。另外,提供這些實施例是為了使本說明書充分和完整,并向本領域技術人員充分傳達本發明的范圍。在本說明書中,相同的附圖標記在本發明的各個附圖和實施例中表示相同的部分。
附圖并非按比例繪制,并且在某些情況下為了清楚地示出實施例的特征,對比例做夸大處理。當提及第一層在第二層“上”或在襯底“上”時,其不僅表示第一層直接形成在第二層上或襯底上的情況,還表示在第一層與第二層或在第一層與襯底之間存在第三層的情況。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110141885.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





