[發明專利]制造半導體器件的方法

無效

• 申請號: 201110141885.3
• 申請日: 2011-05-30
• 公開（公告）號: CN102569200A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 李相道;金煜
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L21/8239
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種制造半導體器件的方法，包括以下步驟：

通過刻蝕襯底形成第一溝槽；

在所述第一溝槽的側壁上形成第一間隔件；

通過刻蝕所述第一溝槽之下的所述襯底來形成第二溝槽；

在所述第二溝槽的側壁上形成第二間隔件；

通過刻蝕所述第二溝槽之下的所述襯底來形成第三溝槽，所述第三溝槽的寬度比所述第二間隔件之間的寬度寬；

在所述第三溝槽的表面上形成內襯層；以及

通過選擇性地去除所述第二間隔件而暴露出所述第二溝槽的側壁中的一個。

2.如權利要求1所述的方法，其中，通過各向同性刻蝕工藝來形成所述第三溝槽。

3.如權利要求1所述的方法，其中，通過順序地執行各向異性刻蝕工藝和各向同性刻蝕工藝來形成第三溝槽。

4.如權利要求1所述的方法，其中，所述第三溝槽被形成為具有與所述第二溝槽相同的寬度。

5.如權利要求1所述的方法，其中，通過壁氧化工藝來形成所述內襯層。

6.如權利要求1所述的方法，其中，暴露出所述第二溝槽的側壁中的一個的步驟包括以下步驟：

在形成有所述內襯層的所得結構之上形成將所述第一溝槽至所述第三溝槽間隙填充的犧牲層；

在所述犧牲層之上形成光致抗蝕劑圖案；

通過使用所述光致抗蝕劑圖案作為刻蝕阻擋層刻蝕所述犧牲層來選擇性地暴露出所述第二間隔件；

去除所暴露出的所述第二間隔件；以及

去除所述犧牲層。

7.如權利要求6所述的方法，其中，所述犧牲層包括未摻雜的多晶硅層。

8.如權利要求1所述的方法，其中，使用氧化物層形成所述第一間隔件層和所述內襯層，而使用氮化物層形成所述第二間隔件層。

9.一種制造半導體器件的方法，包括以下步驟：

通過刻蝕襯底形成第一溝槽；

在所述第一溝槽的側壁上形成第一間隔件；

通過刻蝕所述第一溝槽之下的襯底來形成第二溝槽；

在所述第二溝槽的側壁上形成第二間隔件；

通過刻蝕所述第二溝槽之下的襯底來形成第三溝槽，所述第三溝槽具有與所述第二溝槽相同的寬度；

在所述第三溝槽的表面上形成內襯層；

通過選擇性地去除所述第二間隔件來暴露出所述第二溝槽的側壁中的一個；

在由所述第二溝槽所暴露出的側壁上的襯底中形成結區；以及

形成與所述結區相連接并填充所述第二溝槽和所述第三溝槽的掩埋位線。

10.如權利要求9所述的方法，其中，通過各向同性工藝來形成所述第三溝槽。

11.如權利要求9所述的方法，其中，通過順序地執行各向異性刻蝕工藝和各向同性刻蝕工藝來形成所述第三溝槽。

12.如權利要求9所述的方法，其中，通過壁氧化工藝來形成所述內襯層。

13.如權利要求9所述的方法，其中，暴露出所述第二溝槽的側壁中的一個的步驟包括以下步驟：

在形成有所述內襯層的所得結構之上形成將所述第一溝槽至所述第三溝槽間隙填充的犧牲層；

在所述犧牲層之上形成光致抗蝕劑圖案；

通過使用所述光致抗蝕劑圖案作為刻蝕阻擋層刻蝕所述犧牲層來選擇性地暴露出所述第二間隔件；

去除所暴露出的所述第二間隔件；以及

去除所述犧牲層。

14.如權利要求13所述的方法，其中，所述犧牲層包括未摻雜的多晶硅層。

15.如權利要求9所述的方法，其中，使用氧化物層形成所述第一間隔件和所述內襯層，而使用氮化物層形成所述第二間隔件。

16.一種半導體器件，包括：

溝槽，所述溝槽被形成在襯底中；

有源區，所述有源區利用所述溝槽而被限定在所述襯底中；

掩埋位線，所述掩埋位線填充所述溝槽并通過所述溝槽的第一側壁的一部分與所述有源區相連接；以及

第一間隔件至第三間隔件，所述第一間隔件至第三間隔件形成在所述有源區與所述掩埋位線之間并處在離所述襯底的表面不同深度處。

17.如權利要求16所述的半導體器件，其中，所述第一間隔件至所述第三間隔件中的一個形成在所述溝槽的第二側壁上而不是所述第一側壁上，而所述第一間隔件至所述第三間隔件中的其他間隔件形成在所述溝槽的第一側壁和第二側壁上。