[發明專利]半導體結構及其制法

無效

• 申請號: 201110130913.1
• 申請日: 2011-05-16
• 公開（公告）號: CN102769006A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 林怡宏;李孟宗;高穗安;陳宜興;簡豐隆
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60;H01L23/00
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種半導體結構，尤指涉及一種具有導電柱的半導體結構及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品在型態上趨于輕薄短小，在功能上則逐漸邁入高性能、高功能、高速度化的研發方向。而目前半導體晶片的封裝形式包含打線式(Wire?Bonding)封裝或覆晶式(FlipChip)封裝等，其中，相較于打線式封裝，覆晶式封裝更能縮減整體半導體裝置的體積。

一般覆晶式封裝將半導體晶片的作用面上由導電凸塊結合至封裝基板的電性連接墊上，再填入底膠于該半導體晶片的作用面與封裝基板之間，以包覆該導電凸塊。而為了增加覆晶的對位精確性，導電凸塊的組成材質則顯得非常重要。可參閱圖1A至圖1D，為現有的半導體結構的制法。

第7,863,740號美國專利、第7,804,173號美國專利，提供半導體晶片利用銅柱作結合的技術。或如圖1A所示，提供一具有電性連接墊100的晶片10，其外表面由氮化硅(SiN)層101所構成，且該氮化硅層101由開孔外露該電性連接墊100。

接著，形成介電層12于該氮化硅層101及開孔壁面上，再形成鈦(Ti)層11于該介電層12的全部表面及該電性連接墊100上，又形成銅(Cu)層13于該鈦層11的全部表面上。

如圖1B所示，形成阻層14于該銅層13上，且于該阻層14上形成開口區140，以外露部分銅層13。接著，形成銅柱15于該開口區140中的銅層13上，再形成焊錫材料16于該銅柱15的頂面。

如圖1C所示，移除該阻層14，以外露出銅層13。

如圖1D所示，利用銅柱15作為止擋部，以蝕刻移除該外露的銅層13及其下方的鈦層11。在后續制程中，可于該銅柱15與焊錫材料16上形成焊錫凸塊以對接至該封裝基板(圖未示)上，再進行回焊制程，以形成用以固定與電性連接該晶片10與封裝基板的導電凸塊。

當進行回焊制程時，該銅柱15不會變形，因而可以防止熔融(melt)及崩塌(collapse)，使現有的晶片10由該銅柱15可避免位置偏移。因此，導電凸塊中的銅柱15可增加覆晶的對位精確性。

但是，現有的半導體結構的制法中，因利用蝕刻液進行蝕刻具有等向性，所以會向內蝕刻。因此，當蝕刻移除該外露的銅層13及其下方的鈦層11時，該鈦層11會產生底切(undercut)過大的問題(如圖1D所示的底切處K)，造成該銅柱15的支撐度不足，導致導電凸塊的信賴性不佳的問題。

因此，如何避免上述現有技術中因底切問題而使信賴性不佳的問題，實為當前所要解決的目標。

發明內容

為克服現有技術因底切所產生的問題，本發明提供一種半導體結構的制法，包括：提供一具有電性連接墊的晶片；形成第一金屬層于該電性連接墊上；形成介電層于該晶片及該第一金屬層上，且該介電層具有開孔，以令部分該第一金屬層外露于該開孔中；形成第二金屬層于該介電層及該第一金屬層上，且該第一金屬層的材質不同于該第二金屬層的材質；形成導電柱于對應該第一金屬層上方的第二金屬層上；以及移除該外露的第二金屬層，以保留該導電柱下的第二金屬層。

前述的制法中，主要先形成第一金屬層，再形成介電層，以于形成第二金屬層之前，先定義出第一金屬層的尺寸，所以當蝕刻移除該第二金屬層時，該導電柱已完全覆蓋該第一金屬層，因而該第一金屬層不會被蝕刻，使該第一金屬層不會產生底切現象。

于另一實施方式中，本發明還提供一種半導體結構的制法，包括：提供一具有電性連接墊的晶片；形成第一金屬層于該電性連接墊上；形成第二金屬層于該第一金屬層上，且該第一金屬層的材質不同于該第二金屬層的材質；形成導電柱于對應該第一金屬層上方的第二金屬層上，且該第一金屬層的分布面積大于該導電柱的剖面面積；以及移除該外露的第二金屬層，以保留該導電柱下的第二金屬層。

前述的制法中，主要是先定義出所需的第一金屬層，以于形成導電柱時，可令該第一金屬層的分布面積大于該導電柱的剖面面積，所以當蝕刻移除該第二金屬層時，該第一金屬層不會有底切過大的問題，也就是說，即使該第一金屬層受到蝕刻等向性侵蝕，該第一金屬層仍外露于該晶片上，而不會如現有技術的鈦層完全位于銅柱下。

此外，根據前述的制法，本發明還提供一種半導體結構。

本發明半導體結構及其制法的有益效果是，可避免后續蝕刻制程時發生第一金屬層底切過大的問題，因而可以保證該導電柱的支撐度維持預期狀態，因而有效提升產品的信賴性。

附圖說明

圖1A至圖1D為現有的半導體結構的制法的剖面示意圖。