[發(fā)明專利]半導體器件的制造方法有效
| 申請?zhí)枺?/td> | 201110123637.6 | 申請日: | 2011-05-13 |
| 公開(公告)號: | CN102244004A | 公開(公告)日: | 2011-11-16 |
| 發(fā)明(設(shè)計)人: | 橋本尚義;米元久 | 申請(專利權(quán))人: | 夏普株式會社 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 王岳;王忠忠 |
| 地址: | 日本大阪*** | 國省代碼: | 日本;JP |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體器件 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導體器件的制造方法。
背景技術(shù)
深溝槽隔離用作一種用于實現(xiàn)半導體器件的高集成和高可靠性的方式。深溝槽結(jié)構(gòu)被稱作元件隔離,且它用于隔離阱和阱。
例如,在具有在其中混合的MOS晶體管和雙極晶體管的BiCMOS半導體器件中,MOS晶體管使用淺溝槽來隔離,而雙極晶體管使用深溝槽來隔離,以便增加集成度。液晶驅(qū)動器包括由低壓邏輯晶體管構(gòu)成的控制電路和由高壓晶體管構(gòu)成的驅(qū)動電路,其中采用深阱以便獲得對高電壓的抵抗。另一方面,采用深溝槽結(jié)構(gòu)以便防止當輸入觸發(fā)信號時阱之間的寄生晶閘管變成閂鎖狀態(tài)以損壞液晶驅(qū)動器。在液晶驅(qū)動器中,在形成淺溝槽或LOCOS所在的區(qū)域中形成深溝槽。
已知上面描述的深溝槽通過如下面所描述的步驟來形成。具體而言,通過下述步驟來形成深溝槽:通過反應離子蝕刻(RIE)在半導體襯底上形成深溝槽且使用氧化硅膜和多晶硅來填充深溝槽的步驟,以及使用反應離子蝕刻來形成淺溝槽且使用氧化硅膜來填充淺溝槽的步驟(例如,參見日本未經(jīng)審查的專利公開號2-54559)。
還已知通過下述步驟來形成深溝槽:在半導體襯底上形成淺溝槽且使用絕緣膜來填充淺溝槽的步驟,以及進一步形成深溝槽且使用另一絕緣膜來填充深溝槽的步驟(例如,參見日本未經(jīng)審查的專利公開號10-56059)。
還已知以如下這種方式形成深溝槽:形成淺溝槽,在淺溝槽的底表面的中心處形成深溝槽,以及使用氧化硅膜和多晶硅來填充深溝槽(例如,參見WO?2005/001939)。
然而,在深溝槽的制造方法中,在均勻蝕刻條件下形成深溝槽,使得僅可以形成具有與由光刻技術(shù)形成的抗蝕劑掩模的開孔的尺寸對應的深度和寬度的深溝槽。因此,深溝槽的尺寸由光刻技術(shù)的分辨率限制。因此,期望一種形成深溝槽的方法,其中深溝槽的尺寸不依賴于光刻技術(shù)的分辨率。
發(fā)明內(nèi)容
考慮到上文中描述的問題而做出了本發(fā)明,且本發(fā)明的目的是提供一種被提供有深溝槽的半導體器件的制造方法,該深溝槽的尺寸不依賴于光刻技術(shù)的分辨率。
本發(fā)明提供一種半導體器件的制造方法,該制造方法包括:在半導體襯底上形成淺溝槽的步驟;在淺溝槽中形成絕緣層的步驟;以及在淺溝槽中形成深溝槽的步驟,所述深溝槽穿透所述絕緣層且比所述淺溝槽深;其中形成深溝槽的步驟包括:形成第一深溝槽,該第一深溝槽包括相對于半導體襯底具有第一錐角的內(nèi)側(cè)面;以及形成第二深溝槽,該第二深溝槽包括相對于半導體襯底具有第二錐角的內(nèi)側(cè)面,其中該第二錐角不同于該第一錐角。
根據(jù)本發(fā)明的半導體器件的制造方法,在淺溝槽中形成穿透絕緣層且比淺溝槽深的深溝槽的步驟包括:形成第一深溝槽的步驟,其中該深溝槽的側(cè)面相對于半導體襯底具有第一錐角;以及形成第二深溝槽的步驟,其中該深溝槽的側(cè)面相對于半導體襯底具有第二錐角,其中該第二錐角不同于該第一錐角。因此,與形成具有恒定錐角的深溝槽的方法相比,可以形成具有較小寬度的底表面的溝槽。因此,可以形成比常規(guī)深溝槽更小的深溝槽,該常規(guī)深溝槽對應于由光刻技術(shù)形成的抗蝕劑掩模的開孔的尺寸。因此,本發(fā)明可以提供被提供有深溝槽的半導體器件的制造方法,該深溝槽的尺寸不依賴于光刻技術(shù)的分辨率。
附圖說明
圖1是用于描述根據(jù)本發(fā)明的實施例的半導體器件的制造方法的步驟的剖面圖;
圖2是用于描述根據(jù)本發(fā)明的實施例的半導體器件的制造方法的步驟的剖面圖;
圖3是示出根據(jù)本發(fā)明的實施例在形成深溝槽的步驟中蝕刻氣體的流量比與溝槽的錐角之間的關(guān)系的曲線圖;
圖4是用于描述根據(jù)背景技術(shù)的半導體器件的制造方法的步驟的剖面圖;
圖5是用于描述根據(jù)背景技術(shù)的半導體器件的制造方法的步驟的剖面圖;以及
圖6是用于描述根據(jù)背景技術(shù)的半導體器件的制造方法中的蝕刻殘余物的剖面圖。
具體實施方式
根據(jù)本發(fā)明的半導體器件的制造方法包括:在半導體襯底上形成淺溝槽的步驟;在淺溝槽中形成絕緣層的步驟;以及在淺溝槽中形成穿透絕緣層且比淺溝槽深的深溝槽的步驟;其中形成深溝槽的步驟包括:形成第一深溝槽的步驟,其中該深溝槽的側(cè)面相對于半導體襯底具有第一錐角;以及形成第二深溝槽的步驟,其中該深溝槽的側(cè)面相對于半導體襯底具有第二錐角,其中第二錐角不同于第一錐角。
例如,第二錐角可以大于第一錐角。
在上面描述的制造方法中,可以采用使用LOCOS工藝在半導體襯底上形成絕緣層的步驟,而不是在半導體襯底上形成淺溝槽的步驟以及在淺溝槽中形成絕緣層的步驟。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于夏普株式會社,未經(jīng)夏普株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110123637.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





