[發明專利]一種形成穿透硅通孔的方法

無效

• 申請號: 201110123312.8
• 申請日: 2011-05-13
• 公開（公告）號: CN102208363A
• 公開（公告）日: 2011-10-05
• 發明（設計）人: 宋崇申
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/60
• 代理公司: 北京市德權律師事務所 11302
• 代理人: 王建國

技術領域

本發明涉及半導體制造、微電子封裝和三維集成技術領域，特別是涉及一種形成穿透硅通孔的方法。

背景技術

穿透硅通孔（Through-Silicon-Via,?TSV）是一種貫穿芯片的電連接，可以將信號從芯片的一面傳導至芯片的另一面，并通過結合芯片堆疊技術，實現多層芯片的三維集成。與傳統的引線鍵合技術相比，使用穿透硅通孔可以有效縮短芯片間互連線的長度，從而提高電子系統的信號傳輸性能和工作頻率，是未來半導體技術發展的重要方向，而如何形成穿透硅通孔，是實現多層芯片三維集成的核心。

現有技術中，形成穿透硅通孔的方案包括三種，即先通孔型（Via-First）、中通孔型（Via-Middle）和后通孔型（Via-Last）。他們的特點和缺陷分別在于：

1）對于先通孔型集成方案，穿透硅通孔在半導體器件制作之前完成刻蝕、側壁隔離和填充，這些過程均是在高溫條件下完成的，所使用的材料都是耐高溫材料，一般側壁絕緣層使用硅的熱氧化層，導電材料填充使用摻雜多晶硅，這種集成方式可以保證穿透硅通孔的側壁隔離性能，但是，由于摻雜多晶硅的電阻率較高，導致穿透硅通孔的導電性能受到很大限制。

2）對于中通孔型集成方案，穿透硅通孔在半導體器件制作之后、后道互連（Back-End-Of-Line,?BEOL）制作之前加工，刻蝕及填充均在硅襯底的器件面進行，可以使用金屬材料實現穿透硅通孔的填充，以保證其導電性能。但是，由于襯底上已經存在半導體器件，一方面，側壁絕緣層的加工一般不能使用熱氧化工藝，只能使用等離子增強化學氣相沉積（Plasma?Enhanced?Chemical?Vapor?Deposition,?PECVD）等低溫方式，穿透硅通孔與硅襯底的側壁隔離性能受到很大限制；另一方面，穿透硅通孔填充之后的拋光操作在器件面進行，容易損傷已有的半導體器件，成品率低。

3）對于后通孔型集成方案，穿透硅通孔在后道互連（BEOL）制作之后加工。由于襯底上已包含金屬材料層，穿透硅通孔的加工只能使用低溫工藝，側壁絕緣層生長一般只能使用低溫的等離子增強化學氣相沉積（PECVD）等方式，難以保證側壁絕緣層的臺階覆蓋性能和電隔離性能。

此外，在上述三種集成方案中，穿透硅通孔的刻蝕、側壁隔離、導電材料填充是連續進行的，出于薄膜應力及工藝效率的考慮，一般側壁隔離層較薄，使得穿透硅通孔的寄生電容較大，限制了穿透硅通孔高頻性能的提高。

發明內容

為了解決現有技術中穿透硅通孔形成方法難以同時保證穿透硅通孔的側壁隔離性能和電導通性能；側壁絕緣層較薄，穿透硅通孔的高頻性能受限的問題，本發明提出了一種新的形成穿透硅通孔的方法，使用該方法能夠獲得同時使用高質量厚氧化硅層、金屬作為側壁隔離和導電填充材料的穿透硅通孔，提高穿透硅通孔的可靠性和電學性能。

為了實現上述目的，本發明提供的形成穿透硅通孔的方法包括以下步驟：

第一步，在硅襯底正面刻蝕環形槽；

第二步，對所述環形槽進行熱氧化處理，使得所述環形槽被氧化硅層封閉；

第三步，在所述硅襯底正面制作電互連層，所述電互連層的底部貼于所述環形槽內部的硅襯底上；

第四步，從所述硅襯底背面減薄所述硅襯底，直至被所述氧化硅層封閉的所述環形槽的背部露出；

第五步，刻蝕被所述氧化硅層封閉的所述環形槽內部的硅襯底，使其被全部移除，在所述環形槽內側形成深孔；

第六步，向所述深孔中填充導電材料，形成所述穿透硅通孔。

作為優選，所述環形槽的寬度范圍為0.5μm～3μm，所述環形槽的深度等于或者大于要獲得的所述穿透硅通孔的長度。

作為進一步的優選，所述環形槽在開口處的寬度等于或者大于所述環形槽在其深處的寬度。

作為優選，用于對所述熱氧化處理過程為表面反應控制的類型。

作為優選，所述電互連層包含至少一層導電材料。

作為優選，所述電互連層所選用的導電材料是銅或者鋁。

作為優選，在從所述硅襯底背面減薄所述硅襯底之前，先將所述硅襯底與另一由玻璃、硅或者藍寶石制成的襯底鍵合。

作為進一步的優選，從所述硅襯底背面減薄所述硅襯底時采用研磨結合拋光的方法進行。

作為優選，在刻蝕被所述氧化硅層封閉的所述環形槽內部的硅襯底之前，在所述環形槽外部的硅襯底背面制作電介質層。

作為優選，對被所述氧化硅層封閉的所述環形槽內部的硅襯底進行刻蝕的方法是深反應離子刻蝕方法或者濕法腐蝕方法。