[發明專利]一種柵極刻蝕方法

有效

• 申請號: 201110120723.1
• 申請日: 2011-05-11
• 公開（公告）號: CN102779741A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: 孟曉瑩;周俊卿;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/3213
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及一種半導體制造方法，特別涉及一種柵極刻蝕方法。

背景技術

目前，集成電路(IC)工藝主要在硅襯底的晶片(wafer)器件面上制作半導體器件，半導體器件中廣泛應用的金屬氧化物半導體場效應晶體管(Metal-Oxide?Semiconductor?Field?Effect?Transistor，MOS)的器件結構包括：有源區、源極、漏極和柵極。其中，所述有源區位于硅襯底中，所述柵極位于有源區上方，所述柵極兩側的有源區分別進行離子注入后形成源極和漏極，柵極下方具有導電溝道，所述柵極和導電溝道之間有柵極電介質層。根據離子注入的不同類型，空穴型金屬氧化物半導體場效應晶體管(PMOS)和電子型金屬氧化物半導體場效應晶體管(NMOS)。現有技術在沉積用于形成柵極的多晶硅層之后，還要在多晶硅層表面依次沉積氮化硅層和二氧化硅層的一種或兩種組合，光刻后第一刻蝕所述氮化硅層和二氧化硅層的一種或兩種組合在多晶硅層上方形成硬掩膜，所述硬掩膜一方面作為第二刻蝕多晶硅層形成柵極的遮擋，另一方面在形成柵極后的源、漏極注入和PMOS硅回刻(PMOS?Silicon?Recess，PSR)步驟中，避免損傷柵極表面。

下面結合圖2～5，說明圖1所示的現有技術中柵極刻蝕步驟：

步驟101、如圖2所示，晶片的器件面200沉積用于制作柵極的多晶硅層201；

本步驟中，沉積多晶硅層201的方法是化學氣相沉積(CVD)或爐管沉積，多晶硅層201厚度范圍是700到800埃。

步驟102、如圖3所示，多晶硅層201表面沉積硬掩膜層；

本步驟中，為了后續形成硬掩膜，在多晶硅層201表面沉積氮化硅層和二氧化硅層的一種或兩種組合作為硬掩膜層。本實施以依次沉積氮化硅層202和二氧化硅層203的組合為例進行說明，采用高溫熱氧化方法沉積氮化硅層202和二氧化硅層203，將晶片放入爐管后加熱并先后通入氮氣和氧氣；多晶硅表面的硅原子與氮氣或氧氣發生反應，在多晶硅表面依次沉積氮化硅層202和二氧化硅層203。氮化硅層202和二氧化硅層203兩者的總厚度范圍是200到400埃。

步驟103、如圖4所示，光刻后刻蝕硬掩膜層，形成硬掩膜(Hard?Mask，HM)；

本步驟中的光刻是指，先在硬掩膜層中的二氧化硅層203上涂覆一層光刻膠，按照柵極的掩模板圖案對光刻膠曝光顯影，形成光刻圖案(圖4中未畫出)。需要注意的是，在涂覆光刻膠之前還可以先在二氧化硅層203上涂覆抗反射層(BARC)，減少曝光顯影時的光反射。

本步驟中的刻蝕采用干法刻蝕，以光刻圖案為掩膜依次對二氧化硅層203和氮化硅層202進行干法刻蝕。下面以干法刻蝕的一種：等離子體刻蝕為例，詳細說明刻蝕硬掩膜層的過程。等離子體刻蝕在等離子體蝕刻機中進行，等離子體蝕刻機包括一個反應室、真空系統、氣體供應裝置、電源裝置組成。晶片被送入反應室內并由真空系統將反應室壓力降低。在真空建立起來后，向反應室內通入刻蝕氣體。電源裝置將刻蝕氣體激發為等離子體狀態，并將反應室置于垂直于晶片放置平面的電場環境中。在激發狀態，刻蝕氣體中的氟與晶片上未被光刻膠遮擋的氮化硅或二氧化硅反應，生成揮發性的產物并由真空系統排除。其中，刻蝕硬掩膜層所用的刻蝕氣體是含氟(F)氣體，例如：四氟化碳(CF₄)、三氟氫化碳(CHF₃)、二氟二氫化碳(CH₂F₂)和氟三氫化碳(CH₃F)中的一種或多種組合；刻蝕硬掩膜層的刻蝕氣體流量范圍是50標況毫升每分(sccm)到150sccm，例如：100sccm，60sccm或150sccm；刻蝕氣體還包含輔助氣體氦氣(He)，控制加在刻蝕氣體的偏壓范圍是200到300伏特(V)，例如：200V，270V或300V，等離子體刻蝕的反應室內的壓強范圍是1毫托(motorr)到10mtorr，例如：1mtorr，6mtorr或10mtorr；等離子體刻蝕的反應室內的溫度范圍是10到100攝氏度(℃)，例如：10℃，50℃或100℃；刻蝕硬掩膜層的刻蝕氣體的第一偏轉功率的范圍是200到500瓦特(W)，例如：200W，400W或500W。