[發明專利]一種壓變存儲技術的NMOS器件制作方法

有效

• 申請號: 201110112419.2
• 申請日: 2011-05-03
• 公開（公告）號: CN102768993A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 李凡;張海洋;黃怡
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及一種半導體制造方法，特別涉及一種壓變存儲技術的NMOS器件制作方法。

背景技術

目前，半導體制造工業主要在硅襯底的晶片(wafer)器件面上生長器件，以金屬氧化物半導體場效應管(Metal-Oxide?Semiconductor?Field?EffectTransistor，MOS)為例，MOS器件結構包括有源區、源極、漏極和柵極，其中，所述有源區位于硅襯底中，所述柵極位于有源區上方，所述層疊柵極106兩側的有源區分別進行離子注入后形成源極和漏極，柵極下方具有導電溝道，所述柵極和導電溝道之間有柵極電介質層。根據導電溝道中多數載流子的類型，將MOS分為多數載流子為空穴的PMOS和多數載流子為電子的NMOS。NMOS制作的具體步驟為：首先，將硅襯底通過摻雜分別成為以電子為多數載流子的(n型)硅襯底或以空穴為多數載流子的(p型)硅襯底之后，在n型硅襯底或p型硅襯底中制作淺溝槽隔離(STI)101，將硅襯底隔離為彼此獨立的有源區；然后在STI兩側用離子注入的方法形成空穴型摻雜擴散區(P阱)102，接著在P阱102位置的wafer器件面依次制作由柵極電介質層104和柵極105組成的層疊柵極106最后在P阱102中分別制作位于層疊柵極106兩側的源極和漏極(圖中未畫出)，得到如圖1所示的NMOS器件結構。NMOS器件結構還包括在層疊柵極106壁形成環繞層疊柵極106的氮氧化物(二氧化硅和氮化硅)側墻(spacer)107，Spacer107一方面可以保護柵極，另一方面可以防止源、漏極注入與導電溝道過于接近而產生漏電流甚至源漏之間導通。同時，為減小柵極接觸孔、源極接觸孔和漏極接觸孔的歐姆接觸電阻，在源、漏極注入之后，會在柵極頂部以及源極、漏極上生長金屬硅化物(如：鎳化硅層或鈦化硅層)，因此要求源、漏極區域的硅襯底表面的完整性不被破壞。

隨著半導體制造技術的進步，壓應變存儲技術(Stress?MemorizationTechnique，SMT)能夠有效提高NMOS的性能從而改善NMOS的性能。

實驗表明，如果在NMOS的柵極105上方生長具有壓應力的氮化硅層，經過尖峰退火(spike?anneal)步驟后，氮化硅層能夠對柵極施加更大的壓應力，從而進一步提高NMOS的性能。

下面結合附圖分別介紹兩種采用SMT的NMOS制造方法。

結合圖3～圖5的現有技術的SMT制作NMOS的剖面示意圖，詳細說明如圖2所示的現有技術中SMT的NMOS制作方法，具體步驟如下。

如圖3所示，晶片的硅襯底中具有的ST1101將硅襯底隔離成若干個有源區，在硅襯底兩個相鄰有源區的器件面分別具有制作完成的NMOS器件，其中，NMOS器件的結構包括：硅襯底中形成的P阱102，硅襯底器件面依次生長的柵極電介質層104和柵極105組成的層疊柵極106，以及包圍層疊柵極106的側墻107和分別位于層疊柵極106兩側硅襯底中的源極和漏極(圖中源極和漏極未畫出)。

步驟201、晶片器件面沉積第一氮化硅(SIN)層，晶片背面沉積第二SIN層；

本步驟中，晶片在爐管中同時沉積第一SIN層108和第二SIN層109，得到如圖3所示的NMOS器件剖面示意圖。

步驟202、晶片spike?anneal；

本步驟中，第一SIN層108的原子在spike?anneal110過程中重新排列得更加緊密，從而對NMOS柵極105施加更大的壓應力，得到如圖4所示的NMOS器件剖面示意圖。其中，第一SIN層108對NMOS的柵極施加的壓應力會增加NMOS導電溝道內電子的遷移率，提高NMOS的導電能力。

步驟203、濕法刻蝕去除第一SIN層和第二SIN層。