[發明專利]一種具有確定輸出狀態的選擇器電路

有效

• 申請號: 201110106368.2
• 申請日: 2011-04-27
• 公開（公告）號: CN102761325A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 楊海鋼;王一
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03K17/693
• 分類號: H03K17/693
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明涉及集成電路技術領域，是低功耗電路的結構設計。

背景技術

由于一些大規模電路中存在許多由控制電路控制的選擇器電路，在芯片初始上電時，控制電路統一輸出固定為0或1的控制位，這會導致選擇器任何一路都不導通，輸出為一浮空電平，從而導致后面所接的門電路的PMOS和NMOS同時導通，產生一個靜態短路電流，這個短路電流增加了芯片的靜態功耗，直到控制電路開始工作使得選擇器的一路被控制位選通，這個靜態短路電流才會消失。尤其對于可編程邏輯陣列中的選擇器電路，如果該選擇器沒有被用到參與相應功能電路的實現，(因為可編程邏輯陣列的資源是冗余的，根據用戶所實現的不同的邏輯功能要用到不同的連線資源和邏輯資源，所以對于一次功能實現，并不是所有的電路都要被用到)這個靜態短路電流就會一直存在，從而使得無論是在初始上電還是工作時，可編程邏輯陣列的功耗都會很大。

如圖7所示，現有通常的解決辦法是將選擇器由傳輸門改成傳輸管，后面加電平恢復電路X71，該電路由一個反相器加一個PMOS上拉管組成(Jan?M.Rabaey，Anantha?Chandrakasan，Borivoje?Nikolic，數字集成電路--設計透視，清華大學出版社.274-275.2004)，這樣雖然可以使選擇器減少一半的管子數量，但后面需要加一個電平恢復電路X71和一個反相器X72(保證信號的邏輯不變)，并且電平恢復電路中的PMOS上拉管的尺寸與選擇器的傳輸管尺寸有緊密關聯，需要通過仿真確定，如果尺寸調整不好會出現選擇器工作時，其輸出由于電平恢復電路中上拉管的上拉作用一直為高電平，輸入信號無法正常傳輸，選擇器不能正常工作，即使上拉管尺寸調整合理，信號可以正常輸入，在芯片初始上電控制信號全部清零或置1時，選擇器的輸出仍為一浮空電平，雖然通過電平恢復電路可以上拉到高電平，但上拉期間會使電平恢復電路中的反相器產生靜態短路電流，為了確保選擇器功能不會失效，上拉管都會做成倒比管，這就導致上拉時間較長，從而產生功耗。另一種方法如圖8所示，是在選擇器X81的輸出端加一個PMOS管MP81，分配一個控制位信號sram控制其柵極，其源級接電源端vdd，漏極接選擇器的輸出out

(US6768335B1，Jul.27，2004)，但這種方法要保證當芯片上電控制信號全部清零時，sram要先于其他控制位清零以保證MP81先將選擇器的輸出out拉到高電平阻止后面所接門電路的短路電流產生，如果不用控制電路控制，就要用特定的電路控制，但要增加新的模塊和驗證，并且在芯片工作時要考慮該模塊要先于控制電路工作。如果芯片上電時控制信號是置1操作，把MP81改成NMOS管，源級接gnd，漏極接out。還有一種方法是如圖10所示，用一種兩輸入傳輸門電路tgmux(如圖9所示)搭建選擇器(以八路選擇器為例)，但如果這種門電路的級數過多，電路的驅動能力就會變差，信號的波形在高頻時也會衰減，且面積上沒有優勢。

發明內容

本發明的目的提出一種具有確定輸出狀態的選擇器電路，以克服現有技術的不足，其能夠消除大規模電路初始上電過程中選擇器輸出不定態所導致的靜態功耗。

為達到上述目的，本發明的技術解決方案是：

一種具有確定輸出狀態的選擇器電路，其一路選擇器，包括一傳輸門，一反相器，一PMOS上拉管；控制電路輸出的一個控制位控制傳輸門的NMOS管的柵極，該控制位接反相器輸出控制傳輸門PMOS管的柵極，傳輸門的輸入端接數據信號；PMOS上拉管的柵極與控制位相連，源級接電源端vdd，漏極接傳輸門的輸出端。

所述的具有確定輸出狀態的選擇器電路，其多路選擇器電路，包括多個一路選擇器，多個一路選擇器的輸出端并聯作為多路選擇器的輸出端，多個一路選擇器的各PMOS上拉管串聯相接，一端PMOS上拉管的源級與電源端vdd相連，另一端PMOS上拉管的漏極與多路選擇器的輸出端相連，兩端中間的相鄰PMOS上拉管源、漏極相接；控制位數目與一路選擇器輸入端數目、及PMOS上拉管的數目相同。