[發明專利]一種具有確定輸出狀態的選擇器電路

有效

• 申請號: 201110106368.2
• 申請日: 2011-04-27
• 公開（公告）號: CN102761325A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 楊海鋼;王一
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03K17/693
• 分類號: H03K17/693
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種具有確定輸出狀態的選擇器電路，其特征在于，一路選擇器，包括一傳輸門，一反相器，一PMOS上拉管；控制電路輸出的一個控制位控制傳輸門的NMOS管的柵極，該控制位接反相器輸出控制傳輸門PMOS管的柵極，傳輸門的輸入端接數據信號；PMOS上拉管的柵極與控制位相連，源級接電源端vdd，漏極接傳輸門的輸出端。

2.根據權利要求1所述的具有確定輸出狀態的選擇器電路，其特征在于，多路選擇器電路，包括多個一路選擇器，多個一路選擇器的輸出端并聯作為多路選擇器的輸出端，多個一路選擇器的各PMOS上拉管串聯相接，一端PMOS上拉管的源級與電源端vdd相連，另一端PMOS上拉管的漏極與多路選擇器的輸出端相連，兩端中間的相鄰PMOS上拉管源、漏極相接；控制位數目與一路選擇器輸入端數目、及PMOS上拉管的數目相同。

3.根據權利要求2所述的具有確定輸出狀態的選擇器電路，其特征在于，當由n個傳輸門并行排列組成n路選擇器時，控制電路輸出的n個控制位，每位及其所對應的反相器控制一個傳輸門的開關，有n個PMOS上拉管串聯，每個PMOS管的柵極與一個控制位相連；根據多路選擇器的版圖實現不同，從輸入端到輸出端的延時不同，將延時最長的那條路徑上的傳輸門的控制位與版圖上最靠近n路選擇器輸出端的PMOS上拉管的柵極相連，將延時最短的那條路徑上的傳輸門的控制位與版圖上最靠近電源端vdd的PMOS上拉管的柵極相連，串聯PMOS上拉管的柵極按從n路選擇器輸出端到電源端vdd的順序依次連接延時最長到最短的傳輸門的的控制位。

4.根據權利要求2所述的具有確定輸出狀態的選擇器電路，其特征在于，n個傳輸門組成的多路選擇器，n＝j×(k+1)，j為傳輸門陣列的行數，(k+1)為傳輸門陣列的列數，第一列有j個傳輸門，控制電路輸出的一個控制位控制這j個傳輸門的NMOS管的柵極，該控制位接一個反相器輸出控制這j個傳輸門的PMOS管的柵極，這j個傳輸門的輸入端接j個數據信號，即每個傳輸門的輸入端接一個數據信號，共有k列這樣的結構，一共有(j×k)個輸入端，共需k個控制位，前一列j個傳輸門的輸出端接下一列對應位置的j個傳輸門的輸出端；第(k+1)列也由j個傳輸門組成，控制電路輸出的j個控制位，每位控制一個傳輸門的NMOS管的柵極，每個控制位接一個反相器輸出控制傳輸門的PMOS管的柵極，第(k+1)列的傳輸門輸入端與前k列對應位置傳輸門的輸出端相連，第(k+1)列的傳輸門的輸出端并聯在一起作為該(j×k)路選擇器的輸出端，有j個PMOS上拉管串聯，每個PMOS上拉管的柵極與第(k+1)列的j個控制位中的一位相連，一端PMOS上拉管的源級與電源端vdd相連，另一端PMOS上拉管的漏極與(j×k)路選擇器的輸出端相連，兩端中間的相鄰PMOS上拉管源、漏極相接。

5.一種具有確定輸出狀態的選擇器電路，其特征在于，一路選擇器，包括一傳輸門，一反相器，一NMOS下拉管；控制電路輸出的一個控制位控制傳輸門的PMOS管的柵極，該控制位接反相器輸出控制傳輸門NMOS管的柵極，傳輸門的輸入端接數據信號；NMOS下拉管的柵極與控制位相連，源級接電源端gnd，漏極接傳輸門的輸出端。

6.根據權利要求5所述的具有確定輸出狀態的選擇器電路，其特征在于，多路選擇器電路，包括多個一路選擇器，多個一路選擇器的輸出端并聯作為多路選擇器的輸出端，多個一路選擇器的各NMOS下拉管串聯相接，一端NMOS下拉管的源級與電源端gnd相連，另一端NMOS下拉管的漏極與多路選擇器的輸出端相連，兩端中間的相鄰NMOS下拉管源、漏極相接；控制位數目與一路選擇器輸入端數目、及NMOS下拉管的數目相同。

7.根據權利要求6所述的具有確定輸出狀態的選擇器電路，其特征在于，當由n個傳輸門并行排列組成n路選擇器時，控制電路輸出的n個控制位，每位及其所對應的反相器控制一個傳輸門的開關，有n個NMOS下拉管串聯，每個NMOS下拉管的柵極與一個控制位相連；根據多路選擇器的版圖實現不同，從輸入端到輸出端的延時不同，將延時最長的那條路徑上的傳輸門的控制位與版圖上最靠近n路選擇器輸出端的NMOS下拉管的柵極相連，將延時最短的那條路徑上的傳輸門的控制位與版圖上最靠近電源端gnd的NMOS下拉管的柵極相連，串聯NMOS下拉管的柵極按從n路選擇器輸出端到電源端gnd的順序依次連接延時最長到最短的傳輸門的控制位。

8.根據權利要求6所述的具有確定輸出狀態的選擇器電路，其特征在于，n個傳輸門組成的多路選擇器，n＝j×(k+1)，j為傳輸門陣列的行數，(k+1)為傳輸門陣列的列數，第一列有j個傳輸門，控制電路輸出的一個控制位控制這j個傳輸門的PMOS管的柵極，該控制位接一個反相器輸出控制這j個傳輸門的NMOS管的柵極，這j個傳輸門的輸入端接j個數據信號，即每個傳輸門的輸入端接一個數據信號，共有k列這樣的結構，一共有(j×k)個輸入端，共需k個控制位，前一列j個傳輸門的輸出端接下一列對應位置的j個傳輸門的輸出端；第(k+1)列也由j個傳輸門組成，控制電路輸出的j個控制位，每位控制一個傳輸門的PMOS管的柵極，每個控制位接一個反相器輸出控制傳輸門的NMOS管的柵極，第(k+1)列的傳輸門輸入端與前k列對應位置傳輸門的輸出端相連，第(k+1)列的傳輸門的輸出端并聯在一起作為該(j×k)路選擇器的輸出端，有j個NMOS下拉管串聯，每個NMOS下拉管的柵極與第(k+1)列的j個控制位中的一位相連，一端NMOS下拉管的源級與電源端gnd相連，另一端NMOS下拉管的漏極與(j×k)路選擇器的輸出端相連，兩端中間的相鄰NMOS下拉管源、漏極相接。