[發明專利]陣列封裝及其排列結構

無效

• 申請號: 201110103932.5
• 申請日: 2011-04-21
• 公開（公告）號: CN102751252A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 劉智民;周益成
• 申請（專利權）人: 英屬開曼群島商恒景科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/498
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;韓宏

技術領域

本發明涉及一種陣列封裝，特別涉及一種陣列封裝及其排列結構。

背景技術

目前電子產品除了重視質量及功能性，大多以小型化、輕量化為發展趨勢，因此半導體制程也逐漸發展出高密度封裝技術，如球柵陣列封裝(Ball?Grid?Array，BGA)，其將IC芯片的接腳(pin)以錫球或柱狀合金替代，進而提高接腳數量。

傳統的球柵陣列封裝以矩陣狀分布于封裝主體的底面，請參考圖1，該圖為傳統球柵陣列封裝的排列結構。如圖1所示，封裝主體1的底部表面11焊接了多個導電體13，具體來說，導電體13可為錫球或柱狀合金。導電體13的排列結構可以呈矩陣狀，如4×5矩陣，或如圖1所示，間隔地穿插排列來減少導電體13的數量，例如將原本需要20顆導電體13的設計縮減成18顆，由此減少芯片面積。盡管如此，由于各導電體13之間需要拉線出去，故兩兩導電體13之間的距離L11需保留走線的寬度，因此芯片的面積會受限于導電體的大小和所需預留走線的空間，而使得縮小的程度有限。

因此，亟需提出一種新穎的陣列封裝及其排列結構，使能有效地縮小芯片面積，進而達到裝置微型化的目的。

發明內容

鑒于上述，本發明實施例的目的之一在于提出一種陣列封裝及其排列結構，其將對外互連的導電體以群組式的布設，并只在不同群組之間預留走線的空間，進而縮減封裝主體的面積。

本發明揭示一種陣列封裝，其包含封裝主體以及多個導電體。所述導電體焊接于封裝主體的一表面，其中這些導電體呈群組式地布設于封裝主體的表面上，使得每一導電體可在不同群組的導電體之間拉出至少一個線路。其中，不同群組的導電體之間的距離大于同一群組的導電體之間的距離。

本發明又揭示一種陣列封裝的排列結構，其適用于封裝主體。所述排列結構包含多個導電體，其焊接于封裝主體的一表面，其中這些導電體呈群組式地布設于封裝主體的表面上，使得每一導電體可在不同群組的導電體之間拉出至少一個線路。其中，不同群組的導電體之間的距離大于同一群組的導電體之間的距離。

附圖說明

圖1為傳統球柵陣列封裝的排列結構。

圖2A為本發明一實施例的柵陣列封裝的排列結構的示意圖。

圖2B為本發明另一實施例的柵陣列封裝的排列結構的示意圖。

【主要元件符號說明】

現有技術

封裝主體1

表面11

導電體13

本發明

封裝主體2

底面21

導電體23

第一長度L21

第一長度L22

具體實施方式

首先，請參考圖2A，為本發明一實施例的柵陣列封裝的排列結構的示意圖。如圖2A所示，柵陣列封裝的排列結構設計適用于封裝主體2，具體來說，對封裝主體2的器件內部進行I/O互聯，以提高接腳(pin)數量和電路板面積比。所述封裝主體2包含所有適用于封裝制程的半導體芯片及其構件，如基板、印刷電路板(Printed?Circuit?Board，PCB)或印刷線路板(Printed?wire?board，PWB)等，但不限于上述元件。

柵陣列封裝的排列結構包含多個導電體23，其焊接于封裝主體2的一表面，如底面21，用來與外部元件互聯。具體來說，導電體包含金屬凸塊(metal?bump)或金屬球(metal?ball)。本發明的主要特征在于將部分的導電體23群組起來布設于封裝主體2的底面21上，從圖2A中可看出，成群組的導電體23分布于底面21的四個角落處，每一群組中有三個導電體23，進而形成正三角形。抑或，成群組的導電體23分布于底面21的中心處，每一群組中有四個導電體23，進而形成菱形。另外，也有一些獨立的導電體23分布在底面21上。

在本發明的實施上，每一導電體23必須要能拉出至少一線路出去與外界互連，且每條線路會經由不同群組的導電體23之間布線。因此本發明特別設計同一群組中的導電體23兩兩之間的距離(第一長度L21)僅需保留兩導電體23不會互相融合連接的最小距離；而不同群組的導電體23之間的距離(第二長度L22)需保留走線的寬度，因此會比第一長度L21大。具體來說，第二長度L22為第一長度L21加上線路的寬度(包含實質上大于或等于第一長度L21加上線路的寬度)；而第一長度L21為一毫米(1mm)，當然，隨著制程技術的進步，第一長度L21及線路的寬度會愈做愈小，不以本實施例為限。