[發明專利]一種用于數據驅動的可重構計算陣列數據耦合器

無效

• 申請號: 201110103643.5
• 申請日: 2011-04-25
• 公開（公告）號: CN102281054A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 李碧琛;沈海斌
• 申請（專利權）人: 浙江大學
• 主分類號: H03K19/14
• 分類號: H03K19/14
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 周烽

技術領域

本發明涉及一種用于數據驅動的可重構計算陣列數據耦合器。

背景技術

目前的通用處理器，DSP等多采用指令驅動，處理器工作時一般要經過取指令，譯碼，執行，返回結果等階段。對于計算密集型任務，數據吞吐量一般都很大，因此采用數據流驅動計算部件完成計算任務是一種比較合適的方法。數據通過一定的組織，以一定的模式通過處理器的數據通路即可以被處理，而指令集處理器要執行多條指令才能從存儲器取得相應數據并進行處理，相比之下，數據驅動方式在計算密集型任務方面，具有一定優勢，可以大大提高吞吐率。

數據驅動方式以前多出現在專用集成電路中。但是，專用集成電路靈活性不足，一個電路一般只能實現固定幾種算法，對于數據處理也就只有幾種有限的模式。對于可重構硬件電路，由于電路實現功能可變，因此需要對數據組織模式也進行相應改變，通過不同尋址模式的支持，能夠快速從存儲器取得數據提供給可重構硬件處理，從而既達到很高的數據吞吐率，又能保證硬件的靈活性。基于可重構計算硬件的特點，傳統的固定數據產生模式缺乏靈活性。

發明內容

本發明的目的是提供一種適用于數據驅動的計算密集型且具有較高靈活性的可重構計算陣列的數據耦合器。

本發明的用于數據驅動的可重構計算陣列數據耦合器包括：用于設置和輸出數據耦合器工作狀態的數據耦合器控制單元，按照尋址模式產生地址的地址生成器，用于存儲計算過程中的輸入輸出數據的計算高速緩存，總線接口單元，控制寄存器，輸入端口，輸出端口和內部總線，總線接口單元的一端與外部總線相連接，另一端與內部總線相連，數據耦合器控制單元的一端與外部總線連接，另一端與控制寄存器連接，地址生成器與內部總線以及計算高速緩存的一個輸入端相連接，計算高速緩存與內部總線連接，并有兩組傳輸端口，其中一組傳輸端口與內部總線相連接，另一組傳輸端口的輸入端與輸入端口的輸出端相連，輸出端與輸出端口的輸入端相連接，輸入端口和輸出端口分別和內部總線連接，輸入端口的輸入端和可重構陣列的輸出端相連接，輸出端口的輸出端和可重構陣列的輸入端相連接。

本發明的用于數據驅動的可重構計算陣列數據耦合器工作流程如下：

外部控制器根據本次計算的特點選擇相應的數據尋址模式，對地址生成器進行參數配置，并將要處理的數據按照一定規則寫入到耦合器的計算高速緩存中。地址生成器和計算高速緩存的配置數據都是經過總線接口單元傳輸到數據耦合器內部總線，根據地址線的地址，將數據分別送至地址參數緩存和計算數據緩存。啟動后，地址生成器開始按照預定的模式產生訪問計算高速緩存的地址，根據產生的地址和讀寫控制信號，數據耦合器可以通過輸入和輸出端口同可重構陣列進行數據傳輸。當前工作結束后，數據耦合器會向外部控制器發送相應的通知信號，外部控制器接收到數據耦合器的信號后，會通過設置在數據耦合器的控制單元來停止它的工作或者開始新一輪的工作。

本發明具有以下技術效果：

1.支持多種數據尋址模式。地址生成器支持線性尋址模式和復雜非線性尋址模式，再輔以位反轉機構和循環控制機構，既保證了通用性靈活性也兼顧特定應用的專用性能。該地址生成器在具備高性能的同時也為可重構陣列的應用擴展提供了余地。

2.能夠良好的協調可重構陣列和其它外圍單元之間的數據傳輸，同時支持同步和異步傳輸模式。在異步通信模式下，耦合器設置有專門的通信接口，通過數據擴展單元，以雙軌編碼方式實現與異步可重構陣列的通信，保證了傳輸的可靠性。

3.這個部件的邏輯并不復雜，整個邏輯面積很小。

4.良好的擴展性能，可伸縮性強。耦合器地址空間中留有足夠的擴展資源，使得一個陣列最多可以支持擁有16個數據耦合器。

5.良好的通用性。所述數據耦合器不僅僅適用于可重構陣列處理器，還可以用于其它的專用數據處理電路。

附圖說明

圖1是本發明的數據耦合器的構成示意框圖；

圖2?是地址生成器的構成圖；

圖3是數據耦合器輸入端口構成圖；

圖4是數據耦合器輸出端口構成圖；

圖5是本發明的數據耦合器接口信號圖；

圖6是本發明的數據耦合器工作流程圖。

具體實施方式

????下面結合附圖詳細說明本發明。