[發明專利]接觸孔及接觸孔插塞的制備方法

無效

• 申請號: 201110103150.1
• 申請日: 2011-04-25
• 公開（公告）號: CN102184889A
• 公開（公告）日: 2011-09-14
• 發明（設計）人: 倪紅松;胡學清
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種接觸孔及接觸孔插塞的制備方法。

背景技術

半導體集成電路的制作過程極其復雜，需要在一小面積的硅片上制作出特定電路所需要的各種電子組件，并且還需要在各個組件間制作適當的內連導線形成電性連接，才能發揮其所期望實現的功能。其中，為了實現硅片上多層電路間的電連接還需要制作大量的接觸孔(contact?hole，CT)，這些接觸孔性能的好壞對電路的整體性能有著重要的影響。

隨著集成電路的制作向超大規模集成電路的發展，其內部電路的密度越來越大，元件數量不斷增加，器件尺寸不斷縮小，當器件尺寸縮小至次微米量級時，相應地會產生許多新的問題，如器件、接觸孔阻值增大等，這些都對半導體指導工藝提出了更多新的挑戰。

請參閱圖1，圖1是一種現有技術的接觸孔的剖面結構示意圖。所述接觸孔的形成方法包括如下步驟，提供具有導電區13的襯底11；在所述襯底表面形成介電層12；在所述襯底11的導電區13的位置，刻蝕所述介電層12，形成接觸孔15。

然而，采用現有技術的接觸孔的制備方法形成的接觸孔，在所述接觸孔15的底部，所述襯底11導電區13的表面會殘存大約為19埃的類似聚合物的薄膜(Polymer-like?film)，所述類似聚合物的薄膜具有絕緣特性，當所述接觸孔15內形成金屬插塞(plug)后，增加了金屬插塞與所述襯底11的導電區13的接觸電阻(contact?resistance)。請參閱表1，表1是當所述金屬插塞為鋁插塞時，采用WAT(Wafer?accept?test)方式測得的金屬插塞與不同類型的襯底導電區的接觸電阻Rc。

??Item??Value(ohm)??Rc?N+??41.2??Rc?P+??113??Rc?poly??37

表1

發明內容

本發明的目的在于提供一種能夠降低接觸電阻的接觸孔的制備方法。

本發明的另一目的在于提供一種能夠降低接觸電阻的接觸孔插塞的制備方法。

一種接觸孔的制備方法，包括如下步驟：提供具有導電區的襯底；在所述襯底表面形成介電層；在所述襯底的導電區的位置，刻蝕所述介電層，形成接觸孔；微刻蝕所述接觸孔的底部，去除所述接觸孔內所述襯底表面殘存的絕緣物薄膜。

上述接觸孔的制備方法優選的一種技術方案，在所述微刻蝕步驟中，刻蝕氣壓為40mT，刻蝕功率為500W，刻蝕時間為40s。

上述接觸孔的制備方法優選的一種技術方案，所述刻蝕氣體為C₅F₈、O₂、Ar的混合氣體，C₅F₈、O₂、Ar的流量比為20sccm∶15sccm∶100sccm。

上述接觸孔的制備方法優選的一種技術方案，所述介質層為二氧化硅層。

上述接觸孔的制備方法優選的一種技術方案，所述襯底的導電區為源極擴散區或者漏極擴散區或者柵極擴散區。

一種接觸孔插塞的制備方法，包括如下步驟：提供具有接觸孔的襯底；微刻蝕所述接觸孔的底部，去除所述接觸孔內所述襯底表面殘存的絕緣物薄膜。在所述接觸孔內沉積金屬層形成插塞。

上述接觸孔插塞的制備方法優選的一種技術方案，所述金屬插塞為金屬鋁插塞。

上述接觸孔插塞的制備方法優選的一種技術方案，所述金屬插塞為金屬鋁插塞。所述采用物理氣相沉積的方法形成所述金屬層。

上述接觸孔插塞的制備方法優選的一種技術方案，所述金屬插塞為金屬鋁插塞。在所述微刻蝕步驟中，刻蝕氣壓為40mT，刻蝕功率為500W，刻蝕時間為40s。