[發明專利]半導體結構及形成方法、PMOS晶體管及形成方法

有效

• 申請號: 201110102990.6
• 申請日: 2011-04-22
• 公開（公告）號: CN102184847B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 李樂
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，特別涉及一種半導體結構及形成方法、PMOS晶體管及形成方法。

背景技術

隨著CMOS器件尺寸的不斷減小，CMOS晶體管的短溝道效應以及載流子遷移退化效應日益突出。而隨著對半導體器件性能要求的提高，對器件短溝效應的抑制能力以及對載流子遷移率的提升能力的需求也日益突出。

現有為了抑制器件的短溝道效應，通常采用的方法是提高襯底的摻雜濃度、增加源/漏輕摻雜區(LDD區)，或者在絕緣體上硅(SOI)結構中采用厚度更薄的硅襯底結構。但是，提高襯底的摻雜濃度會導致器件的閾值電壓提高、增加LDD區則會增加器件的寄生電阻、采用厚度更薄的硅襯底結構會增加源/漏串聯電阻的增加。

另一方面，當器件尺寸進入到100nm以下后，使得通過進一步縮小器件尺寸來改善器件的短溝效應變得更加困難。在現有技術中，在不降低器件尺寸的情況下，通常是采用應變硅技術，在溝道中引入應力，從而提高載流子(電子和/或空穴)的遷移率和提高晶體管器件的性能。所述應變硅技術的原理是：通過設計器件結構、改變器件材料以及工藝步驟，在晶體管溝道區引入應力，改變溝道區襯底的晶格結構，提高溝道中載流子的遷移率。

另一種提高載流子(電子和/或空穴)的遷移率和提高晶體管器件的性能的方法如中國專利申請號為200610164675.5的專利申請中公開的通過在襯底上形成的氮化硅層上注入雜質離子(例如，鉻Ge)，這樣可以降低氮化硅層的晶格常數，使氮化硅層的晶體結構發生改變，從而在氮化硅層產生面向柵極的壓縮應力；然后該壓縮應力通過緩沖氧化層傳到襯底，使在溝道區中存在的硅晶格壓縮，從而能夠改善在溝道區內移動的載流子的遷移率。但是這樣的方法不僅使得整個工藝流程較為復雜，而且離子注入工藝也會對襯底產生不良的影響。

因此，需要提供一種較好的技術方案來解決上述問題。

發明內容

本發明解決的問題是提供一種半導體結構及形成方法、PMOS晶體管及形成方法，提高在襯底的溝道區內載流子的遷移率，從而提高后續制作的晶體管器件的性能。

為解決上述問題，本發明提供了一種半導體結構的形成方法，包括如下步驟：提供絕緣體上硅襯底，所述絕緣體上硅襯底依次包括硅基底、絕緣埋層和頂層硅；刻蝕所述頂層硅至露出絕緣埋層，形成有源區；在有源區的頂層硅側壁及頂部形成絕緣氧化層；進行熱氧化處理，使頂層硅邊緣向上彎曲。

可選地，所述熱氧化處理的時間范圍在5秒-4小時、溫度范圍在700-1050攝氏度。

可選地，所述熱氧化處理工藝在爐熱管中進行。

可選地，刻蝕所述頂層硅的方法是干法刻蝕。

可選地，所述絕緣埋層的材料為氧化硅。

可選地，形成絕緣氧化層的方法是快速熱氧化處理。

一種半導體結構，包括絕緣體上硅襯底，所述絕緣體上硅襯底依次包括硅基底、絕緣埋層和頂層硅，所述頂層硅向上彎曲。

可選地，所述絕緣埋層的材料是氧化硅。

一種PMOS晶體管的形成方法，包括如下步驟：提供絕緣體上硅襯底，所述絕緣體上硅襯底依次包括硅基底、絕緣埋層和頂層硅；刻蝕所述頂層硅至露出絕緣埋層，形成有源區；在有源區的頂層硅側壁及頂部形成絕緣氧化層；進行熱氧化處理，使頂層硅向上彎曲；在所述頂層硅上依次形成柵介質層和多晶硅柵極；在所述多晶硅柵極兩側的頂層硅上形成側墻；在所述多晶硅柵極和側墻兩側的頂層硅內形成源/漏極。

可選地，所述熱氧化處理的時間范圍在5秒-4小時、溫度范圍在700-1050攝氏度。

可選地，所述熱氧化處理工藝在爐熱管中進行。

可選地，刻蝕所述頂層硅的方法是干法刻蝕。

一種PMOS晶體管結構，包括絕緣體上硅襯底，所述絕緣體上硅襯底依次包括硅基底、絕緣埋層和頂層硅，所述頂層硅向上彎曲；在所述頂層硅上依次形成有柵介質層和多晶硅柵極；在所述多晶硅柵極兩側形成有側墻；在所述多晶硅柵極和側墻兩側的頂層硅中形成有源/漏極。

與現有技術相比，本發明的技術方案具有以下優點：通過對絕緣體上硅(SOI)襯底上的頂層硅進行熱氧化處理，使氧氣分子與頂層硅中的邊緣靠近絕緣氧化層處的硅原子充分反應，使所述頂層硅的體積增大，使頂層硅邊緣向上翹曲，形成向上彎曲的頂層硅，增強了所述頂層硅的壓縮應力。

進一步地，以邊緣向上翹曲的頂層硅作為襯底制作PMOS晶體管，由于頂層硅內的壓應力增強，使襯底溝道區內載流子(空穴)的遷移率也相應提高，從而提高了PMOS晶體管的性能。

附圖說明

圖1是本發明一種形成半導體結構具體實施方式的流程示意圖；